計算機組成原理及匯編語言（張思發(fā)）

第1章 計算機系統(tǒng)概論
1.1 計算機的發(fā)展?fàn)顩r
1.1.1 計算機的發(fā)展
1.1.2 微處理器的發(fā)展
1.2 計算機的類別、特點及應(yīng)用
1.2.1 計算機的分類
1.2.2 計算機的特點
1.2.3 計算機的應(yīng)用
1.3 計算機系統(tǒng)的組成
1.3.1 計算機硬件系統(tǒng)
1.3.2 計算機軟件系統(tǒng)
1.3.3 計算機硬件系統(tǒng)和軟件系統(tǒng)的關(guān)系
1.4 計算機系統(tǒng)結(jié)構(gòu)
1.4.1 計算機系統(tǒng)的層次結(jié)構(gòu)
1.4.2 軟件與硬件的邏輯等價性
1.5 8086／8088宏匯編語言的基礎(chǔ)知識
1.5.1 進位計數(shù)制及相互轉(zhuǎn)換
1.5.2 Intel8086／8088微處理器簡介
1.5.3 主存儲器和堆棧
習(xí)題1
第2章 運算方法和運算器
2.1 數(shù)據(jù)與字符的機內(nèi)表示
2.1.1 數(shù)值數(shù)據(jù)在機內(nèi)的表示
2.1.2 非數(shù)值數(shù)據(jù)在機內(nèi)的表示
2.2 定點加法、減法運算
2.2.1 補碼加法運算
2.2.2 補碼減法運算
2.2.3 溢出概念及檢測方法
2.2.4 基本的二進制加法／減法器
2.2.5 十進制加法器
2.3 定點乘法運算
2.3.1 原碼l位乘法
2.3.2 補碼l位乘法
2.3.3 陣列乘法器
2.4 定點除法運算
2.4.1 原碼1位除法
2.4.2 補碼1位除法
2.4.3 陣列除法器
2.5 邏輯運算
2.5.1 邏輯非
2.5.2 邏輯或
2.5.3 邏輯與
2.5.4 邏輯異或
2.6 定點運算器的組成和結(jié)構(gòu)
2.6.1 多功能算術(shù)／邏輯運算單元(ALU)
2.6.2 內(nèi)部總線
2.6.3 定點運算器的基本結(jié)構(gòu)
2.7 浮點運算方法和浮點運算器
2.7.1 浮點加法和減法
2.7.2 浮點乘、除法運算
2.7.3 浮點運算器
習(xí)題2
第3章 存儲系統(tǒng)
3.1 存儲器概述
3.1.1 存儲器分類
3.1.2 存儲器的分級結(jié)構(gòu)
3.1.3 主存儲器的技術(shù)指標(biāo)
3.2 半導(dǎo)體讀寫存儲器
3.2.1 靜態(tài)MOS存儲器
3.2.2 動態(tài)MOS存儲器
3.2.3 雙極型存儲器
3.3 半導(dǎo)體只讀存儲器
3.3.1 掩膜式只讀存儲器(ROM)
3.3.2 可編程的只讀存儲器(PROM)
3.3.3 可擦可編程的只讀存儲器(EPROM)
3.4 高速存儲器
3.4.1 雙端口存儲器
3.4.2 多體交叉存儲器
3.4.3 相聯(lián)存儲器
3.5 高速緩沖存儲器
3.5.1 Cache的功能與基本原理
3.5.2 Cache存儲器的地址映象
3.5.3 替換策略
3.6 虛擬存儲器
3.6.1 虛擬存儲器的基本概念
3.6.2 頁式虛擬存儲器
3.6.3 段式虛擬存儲器
3.6.4 段頁式虛擬存儲器
3.6.5 替換算法
3.7 存儲保護
3.7.1 存儲區(qū)域保護
3.7.2 訪問方式保護
習(xí)題3
第4章 8086／8088尋址方式及指令系統(tǒng)
4.1 8086／8088尋址方式
4.1.1 操作數(shù)種類
4.1.2 與數(shù)據(jù)有關(guān)的尋址方式
4.1.3 與轉(zhuǎn)移地址有關(guān)的尋址方式
4.2 跨段及尋址綜合舉例
4.2.1 跨段的有關(guān)問題
4.2.2 尋址綜合舉例
4.3 8086,／8088指令系統(tǒng)
4.3.1 數(shù)據(jù)傳送指令
4.3.2 算術(shù)運算指令
4.3.3 邏輯指令
4.3.4 串處理指令
4.3.5 控制轉(zhuǎn)移指令
4.3.6 處理機控制指令
4.4 8086／8088偽指令
4.4.1 8086／8088宏匯編語句格式
4.4.2 數(shù)據(jù)定義及存儲器分配偽指令
4.4.3 表達式賦值偽操作EQU
4.4.4 段定義偽操作
4.4.5 程序開始和結(jié)束偽操作
4.5 上機操作過程
4.5.1 匯編語言的工作環(huán)境
4.5 ：2建立ASM文件
4.5.3 用MASM程序產(chǎn)生0BJ文件
4.5.4 IJNK程序產(chǎn)生EXE文件
4.5.5 程序的執(zhí)行
習(xí)題4
第5章 中央處理器CPU
5.1 CPU的功能和結(jié)構(gòu)
5.1.1 CPU的功能
5.1.2 CPU的基本組成
5.1.3 操作控制器與時序產(chǎn)生器
5.2 指令的執(zhí)行過程和指令周期
5.2.1 指令周期的基本概念
5.2.2 非訪問主存儲器指令的指令周期
5.2.3 直接訪問主存儲器指令的指令周期
5.2.4 間接訪問主存儲器指令的指令周期
5.2.5 程序控制指令的指令周期
5.2.6 用方框圖語言表示指令周期
5.3 時序產(chǎn)生器和控制方式
5.3.1 時序信號的作用和體制
5.3.2 時序信號產(chǎn)生器
5.3.3 控制方式
5.4 微程序設(shè)計技術(shù)和微程序控制器
5.4.1 微程序設(shè)計技術(shù)
5.4.2 微程序控制器
5.5 硬布線控制器與門陣列控制器
5.5.1 硬布線控制器
5.5.2 門陣列控制器
5.6 CPU的基本常識及Intel系列CPU
5.6.1 CPU的基本常識
5.6.2 Intel系列CPU簡介
5.7 CPU新技術(shù)
5.7.1 流水CPU
5.7.2 RISCCPU
5.7.3 多媒體CPU
習(xí)題5
第6章 匯編程序設(shè)計及高級匯編語言技術(shù)
6.1 順序程序設(shè)計
6.2 分支程序設(shè)計
6.2.1 分支程序設(shè)計概述
6.2.2 分支程序設(shè)計
6.3 循環(huán)程序設(shè)計
6.3.1 循環(huán)程序設(shè)計概述
6.3.2 循環(huán)程序設(shè)計
6.4 子程序設(shè)計
6.4.1 子程序設(shè)計概述
6.4.2 子程序程序設(shè)計
6.5 宏匯編
6.5.1 宏的定義
6.5.2 宏的調(diào)用和展開
習(xí)題6
第7章 總線系統(tǒng)
7.1 慨述
7.1.1 總線的基本概念
7.1.2 總線標(biāo)準(zhǔn)
7.1.3 總線傳送方式
7.1.4 總線仲裁
7.1.5 總線通信協(xié)議
7.1.6 總線負載能力
7.2 系統(tǒng)總線和局部總線
7.2.1 ISA總線
7.2.2 EISA總線
7.2.3 VESA總線
7.2.4 PCI總線
7.3 外部通信總線
7.3.1 RS一232C串行通信總線
7.3.2 通用串行總線UsB
7.4 總線控制和通信
7.4.1 總線控制
7.4.2 總線通信
習(xí)題7
第8章 輸入／輸出及中斷系統(tǒng)
8.1 輸入／輸出接口概述
8.1.1 概述
8.1.2 信息交換方式
8.2 PC機L／O端口布局
8.2.1 L／O端口尋址方式
8.2.2 I／O端口地址分配
8.3 中斷系統(tǒng)
8.3.1 中斷的基本概念
8.3.2 中斷向量表
8.3.3 中斷處理過程
8.3.4 8259A中斷控制器
8.3.5 DOS系統(tǒng)功能調(diào)用
8.4 DMA控制器
8.4.1 DMA的基本知識
8.4.2 8237A一5DMA控制器
8.4.3 8237A芯片編程舉例
8.5 可編程接口芯片及應(yīng)用
8.5.1 定時／計數(shù)器接口芯片8253應(yīng)用
8.5.2 串行接口芯片8251A
8.5.3 并行接口芯片8255A及其應(yīng)用
習(xí)題8
第9章 常用外設(shè)及其應(yīng)用
9.1 外部設(shè)備概述
9.2 顯示設(shè)備
9.2.1 顯示設(shè)備的分類及有關(guān)的概念
9.2.2 顯示技術(shù)中的有關(guān)術(shù)語
9.2.3 字符顯示器
9.2.4 圖形和圖像顯示器
9.2.5 IBM-PC機的視頻子系統(tǒng)
9.3 輸入設(shè)備與打印設(shè)備
9.3.1 輸入設(shè)備
9.3.2 打印設(shè)備
9.4 磁盤子系統(tǒng)
9.4.1 硬盤系統(tǒng)
9.4.2 軟磁盤存儲器
9.4.3 磁盤系統(tǒng)操作原理
9.5 磁帶存儲設(shè)備
9.5.1 磁帶機的分類
9.5.2 磁帶機的結(jié)構(gòu)
9.5.3 磁帶機的發(fā)展動向
9.6 光盤存儲設(shè)備
9.6.1 光盤存儲器的種類
9.6.2 光盤存儲器的工作原理
9.6.3 磁光盤存儲器
9.6.4 光盤存儲器的組成
習(xí)題9
附錄A8086ASCII碼表
附錄B調(diào)試程序DEBUG
附錄CBIOS功能調(diào)用
附錄DDOS功能調(diào)用
附錄E8086指令系統(tǒng)
附錄F8086偽指令表
參考文獻