數(shù)字電子技術(shù)

第1章邏輯代數(shù)基礎(chǔ)
1.1概述
1.1.1數(shù)字電路和模擬電路
1.1.2數(shù)制和碼制
1.1.3算術(shù)運算和邏輯運算
1.2邏輯代數(shù)
1.2.1邏輯代數(shù)中的3種基本運算
1.2.2邏輯函數(shù)的表示方法
1.2.3邏輯代數(shù)的基本公式.常用公式和基本定理
1.2.4邏輯函數(shù)的公式化簡法
1.2.5邏輯函數(shù)的卡諾圖化簡法
本章小結(jié)
思考題與習題
第2章邏輯門電路
2.1分立元件門電路
2.1.1基本邏輯門電路
2.1.2與非門.或非門電路
2.2TTL集成邏輯門電路
2.2.1TTL與非門的工作原理
2.2.2TTL與非門的電壓傳輸特性及抗干擾能力
2.2.3TTL與非門的電氣性能
2.2.4TTL與非門動態(tài)特性
2.3其他類型的TTL門電路
2.3.1集電極開路門(OC門)
2.3.2三態(tài)輸出門工作原理
2.4MOS邏輯門
2.4.1CMOS門電路
2.4.2其他類型MOS集成電路
2.5使用邏輯門的幾個實際問題
2.5.1集成邏輯門多余輸人端gg處理
2.5.2TTL門驅(qū)動CMOS門
2.5.3CMOS門驅(qū)動TTL門
本章小結(jié)
思考題與習題
第3章組合邏輯電路
3.1組合邏輯電路的分析方法
3.2組合邏輯電路的設(shè)計方法
3.3若干常用的組合邏輯電路
3.3.1編碼器
3.3.2譯碼器
3.3.3數(shù)據(jù)選擇器
3.3.4加法器
3.3.5數(shù)值比較器
3.4組合邏輯電路中的競爭一冒險現(xiàn)象
3.4.1競爭一冒險現(xiàn)象的產(chǎn)生
3.4.2競爭一冒險現(xiàn)象的判斷
3.4.3競爭一冒險現(xiàn)象的消除方法
本章小結(jié)
思考題與習題
第4章觸發(fā)器
4.1觸發(fā)器的基本概念
4.2觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.2.1基本RS觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.2.2同步RS觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.2.3主從觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.2.4邊沿觸發(fā)器的電路結(jié)構(gòu)與動作特點
4.3觸發(fā)器的邏輯功能描述及其轉(zhuǎn)換
4.3.1觸發(fā)器的邏輯功能描述
4.3.2觸發(fā)器的邏輯功能轉(zhuǎn)換
本章小結(jié)
思考題與習題
第5章時序邏輯電路
5.1時序邏輯電路的分析方法
5.1.1同步時序邏輯電路的分析方法
5.1.2異步時序邏輯電路的分析方法
5.2若干常用的時序邏輯電路
5.2.1寄存器
5.2.2計數(shù)器
5.2.3順序脈沖發(fā)生器
5.3時序邏輯電路的設(shè)計方法
本章小結(jié)
思考題與習題
第6章脈沖波形的產(chǎn)生和整形
6.1門電路構(gòu)成的矩形波發(fā)生器及整形電路
6.1.1多諧振蕩器
6.1.2單穩(wěn)態(tài)觸發(fā)器
6.1.3施密特觸發(fā)器
6.2集成555定時器及應(yīng)用
6.2.1555定時器電路組成及工作原理
6.2.2集成555定時器的應(yīng)用
本章小結(jié)
思考題與習題
第7章半導體存儲器
7.1半導體存儲器的分類
7.2存儲器的組成
7.2.1存儲矩陣
7.2.2地址譯碼電路
7.2.3讀/寫電路與控制電路
7.3存儲器的主要技術(shù)指標
7.3.1存儲容量
7.3.2存取時間
7.3.3存取周期
7.4只讀存儲器(ROM)
7.4.1固定只讀存儲器(掩膜ROM)
7.4.2可編程只讀存儲器(PROM)
7.4.3可擦除可編程只讀存儲器(EPROM)
7.4.4電擦除可編程只讀存儲器EEPROM(E2PROM)
7.5隨機存儲器(RAM)
7.5.1靜態(tài)隨機存取存儲器(SRAM)
7.5.2動態(tài)隨機存取存儲器(DRAM)
7.6存儲器的擴展
7.6.1存儲芯片配置的數(shù)量
7.6.2擴展方式
本章小結(jié)
思考題與習題
第8章數(shù)/模和模/數(shù)轉(zhuǎn)換
8.1DAC
8.1.1DAC的轉(zhuǎn)換原理
8.1.2DAC的電路形式及工作
8.1.3集成DAC
8.1.4DAC的主要參數(shù)和意義
8.2ADC
8.2.1ADC的組成
8.2.2ADC電路
8.2.3ADC的主要技術(shù)指標
8.2.4集成ADC
本章小結(jié)
思考題與習題
第9章可編程邏輯器件
9.1可編程邏輯器件概述
9.2現(xiàn)場可編程邏輯陣列(FPLA)
9.3可編程陣列邏輯器件(PAL)
9.4通用陣列邏輯器件(GAL)
9.4.1GAL的基本結(jié)構(gòu)
9.4.2OLMC的結(jié)構(gòu)和結(jié)構(gòu)控制字
9.5高密度可編程邏輯器件(HDPLD)
9.6PLD的開發(fā)
9.6.1可編程邏輯器件的設(shè)計過程
9.6.2在系統(tǒng)可編程技術(shù)和邊界掃描技術(shù)
本章小結(jié)
思考題與習題
參考文獻