集成電路設(shè)計(jì)寶典

第1章設(shè)計(jì)中常用的方程
1.1MOS管的電流方程
1.1.1簡(jiǎn)單的電流方程
1.1.2飽和區(qū)的溝道長(zhǎng)度調(diào)制效應(yīng)
1.1.3小尺寸MOS管的電流方程
1.2CMOS倒相器的交、直流特性
1.2.1CMOS倒相器的直流特性
1.2.2CMOS倒相器的瞬態(tài)特性
1.3CMOS電路中的節(jié)點(diǎn)電容
1.3.1PN結(jié)勢(shì)壘電容
1.3.2柵電容
1.3.3節(jié)點(diǎn)電容
1.4CMOS傳輸門(mén)
1.4.1CMOS傳輸門(mén)的直流傳輸特性
1.4.2CMOS傳輸門(mén)的導(dǎo)通電阻
1.4.3CMOS傳輸門(mén)的襯底偏壓效應(yīng)
1.4.4CMOS傳輸門(mén)的瞬態(tài)特性
1.5設(shè)計(jì)參數(shù)的萃取
第1章參考文獻(xiàn)
第2章CMOS電路基本單元的優(yōu)化設(shè)計(jì)
2.1CMOS電路優(yōu)化設(shè)計(jì)的條件
2.1.1上升時(shí)間和下降時(shí)間相等的優(yōu)化條件
2.1.2最佳噪聲容限的優(yōu)化條件
2.1.3最佳的驅(qū)動(dòng)能力
2.2CMOS倒相器的優(yōu)化設(shè)計(jì)
2.3CMOS基本門(mén)的優(yōu)化設(shè)計(jì)
2.3.1與非門(mén)的優(yōu)化設(shè)計(jì)
2.3.2或非門(mén)的優(yōu)化設(shè)計(jì)
2.3.3減小芯片面積的基本門(mén)設(shè)計(jì)
2.4CMOS傳輸門(mén)的優(yōu)化設(shè)計(jì)
2.4.1傳輸門(mén)結(jié)構(gòu)速度的優(yōu)化設(shè)計(jì)
2.4.2CMOS傳輸門(mén)導(dǎo)通電阻的優(yōu)化設(shè)計(jì)
2.5輸出級(jí)驅(qū)動(dòng)能力的優(yōu)化設(shè)計(jì)
2.5.1輸出驅(qū)動(dòng)級(jí)間的優(yōu)化設(shè)計(jì)
2.5.2輸出驅(qū)動(dòng)級(jí)的優(yōu)化設(shè)計(jì)
2.6CMOSD型觸發(fā)器的優(yōu)化設(shè)計(jì)
2.6.1D型觸發(fā)器的設(shè)計(jì)分析
2.6.2D型觸發(fā)器的設(shè)計(jì)舉例
第3章邏輯控制單元
3.1或與非門(mén)
3.2與或非門(mén)
3.3二選一電路
3.3.1鐘控門(mén)組成的二選一電路
3.3.2傳輸門(mén)組成的二選一電路
3.3.3傳輸門(mén)和鐘控門(mén)組成的二選一電路
3.4異或門(mén)和同或門(mén)
3.4.1異或門(mén)
3.4.2同或門(mén)
3.5半加器和全加器
3.5.1同或門(mén)加倒相器組成的半加器
3.5.2傳輸門(mén)和鐘控門(mén)組成的半加器
3.5.3全加器
3.6I/O（輸入/輸出）結(jié)構(gòu)
3.6.1輸入緩沖器
3.6.2三態(tài)輸出和I/O雙向緩沖器
第4章觸發(fā)器
4.1鎖存器
4.1.1傳輸門(mén)、鐘控門(mén)和倒相器組成的鎖存器
4.1.2帶有復(fù)位和置位的鎖存器
4.1.3與或非門(mén)和或與非門(mén)組成的鎖存器
4.1.4雙時(shí)鐘控制的鎖存器
4.2施密特觸發(fā)器
4.3D型觸發(fā)器
4.3.1傳輸門(mén)和倒相器組成的D型觸發(fā)器
4.3.2倒相器和鐘控門(mén)組成的D型觸發(fā)器
4.3.3傳輸門(mén)、鐘控門(mén)和倒相器組成的D型觸發(fā)器
4.3.4倒比管和鐘控門(mén)組成的D型觸發(fā)器
4.4帶有復(fù)位的D型觸發(fā)器
4.4.1與非門(mén)和或非門(mén)控制復(fù)位的D型觸發(fā)器
4.4.2鐘控與非門(mén)控制復(fù)位的D型觸發(fā)器
4.4.3復(fù)位與時(shí)鐘控制有關(guān)的D型觸發(fā)器
4.5帶有置位的D型觸發(fā)器
4.5.1與非門(mén)控制置位的D型觸發(fā)器
4.5.2鐘控與非門(mén)和與非門(mén)控制置位的D型觸發(fā)器
4.5.3單個(gè)與非門(mén)控制置位的D型觸發(fā)器
4.5.4置位與時(shí)鐘控制有關(guān)的D型觸發(fā)器
4.6帶有復(fù)位和置位的D型觸發(fā)器
4.6.1典型的與非門(mén)和或非門(mén)組成的帶有復(fù)位和置位的D型觸發(fā)器
4.6.2與或非門(mén)和或與非門(mén)組成的帶有復(fù)位和置位的D型觸發(fā)器
4.6.3鐘控與非門(mén)和與非門(mén)組成的帶有復(fù)位和置位的D型觸發(fā)器
4.7帶有雙時(shí)鐘控制的D型觸發(fā)器
4.7.1沒(méi)有復(fù)位端的雙鐘控D型觸發(fā)器
4.7.2帶有復(fù)位的雙鐘控D型觸發(fā)器
4.7.3由鐘控門(mén)組成的雙鐘控D型觸發(fā)器
4.7.4由鐘控門(mén)組成并帶有復(fù)位和置位的雙鐘控D型觸發(fā)器
第5章計(jì)數(shù)器
5.1計(jì)數(shù)單元
5.1.1分頻器
5.1.2鐘控門(mén)組成的分頻器
5.1.3既有復(fù)位和置位又有計(jì)數(shù)的分頻器
5.1.4帶有復(fù)位的雙鐘控移位和計(jì)數(shù)觸發(fā)器
5.1.5帶有置位的雙鐘控鎖存和計(jì)數(shù)觸發(fā)器
5.1.6可預(yù)置的計(jì)數(shù)單元
5.1.7帶有復(fù)位并有三處輸出的雙鐘控移位和計(jì)數(shù)觸發(fā)器
5.2異步計(jì)數(shù)器
5.2.1異步二進(jìn)制計(jì)數(shù)器
5.2.2譯碼電路
5.2.3七進(jìn)制計(jì)數(shù)器
5.2.4十進(jìn)制計(jì)數(shù)器
5.2.5時(shí)鐘控制發(fā)生器
5.3同步計(jì)數(shù)器
5.3.12～10進(jìn)制同步加法計(jì)數(shù)器
5.3.22～10進(jìn)制同步可預(yù)置可逆計(jì)數(shù)器
5.4鏈?zhǔn)接?jì)數(shù)器
第6章存儲(chǔ)電路
第7章CMOS模擬電路及數(shù)模兼容電路
7.1MOS管的交流小信號(hào)參數(shù)
7.1.1MOS管的跨導(dǎo)
7.1.2MOS管飽和區(qū)輸出電導(dǎo)gds
7.1.3襯底跨導(dǎo)gmb
7.2有源電阻
7.3恒流源電路
7.3.1基本的恒流源電路
7.3.2共源共柵電流鏡
7.3.3威爾遜恒流源電路
第7章參考文獻(xiàn)
第8章BiCMOS兼容工藝與電路
第8章參考文獻(xiàn)
第9章低壓與高壓兼容的電路
9.1偏置柵高壓MOS管
9.1.1橫向偏置柵高壓MOS管
9.1.2縱向偏置柵高壓MOS管
9.2高壓DMOS管
9.2.1高壓橫向功率DMOS（LDMOS）管
9.2.2高壓縱向功率DMOS（VDMOS）管
9.3全兼容的雙極型高壓結(jié)構(gòu)
9.4提高M(jìn)OS管源漏擊穿電壓的途徑
9.4.1電場(chǎng)控制板法
9.4.2電場(chǎng)限制環(huán)結(jié)構(gòu)
9.4.3既有場(chǎng)極板又有場(chǎng)限環(huán)的結(jié)構(gòu)
9.5高壓偏置柵MOS管的結(jié)構(gòu)設(shè)計(jì)
9.5.1偏置柵MOS管漂移區(qū)的設(shè)計(jì)
9.5.2設(shè)計(jì)舉例
9.6高壓功率DMOS管的結(jié)構(gòu)設(shè)計(jì)
9.6.1橫向高壓DMOS管的結(jié)構(gòu)設(shè)計(jì)
9.6.2縱向高壓DMOS管的結(jié)構(gòu)設(shè)計(jì)
9.7低壓與高壓兼容中的隔離技術(shù)
9.8低壓與高壓兼容的電路
9.8.1具有DMOS高壓輸出的硅柵CMOS門(mén)陣列
9.8.2偏置柵MOS高壓輸出的低高壓兼容電路
9.8.3高壓電平位移器
9.8.4高壓高速平板顯示驅(qū)動(dòng)集成電路
9.9智能功率集成電路
9.9.1低壓與高壓兼容的接口技術(shù)
9.9.2智能化技術(shù)
9.9.3車(chē)用高邊智能功率開(kāi)關(guān)電路
9.9.4MOS智能型開(kāi)關(guān)電源功率集成電路
9.10BCD兼容工藝技術(shù)
9.10.140V的BiCMOS兼容技術(shù)
9.10.2BCD兼容工藝
第9章參考文獻(xiàn)
第10章可靠性設(shè)計(jì)
10.1微電子系統(tǒng)的可靠性
10.2輸入保護(hù)的設(shè)計(jì)