EDA實(shí)用技術(shù)及應(yīng)用

第1章 緒論
1.1 EDA概述
1.2 數(shù)字系統(tǒng)硬件設(shè)計(jì)概述
習(xí)題
第2章 VHDL的語(yǔ)言要素
2.1 VHDL的命名規(guī)則
2.2 VHDL的數(shù)據(jù)類(lèi)型及運(yùn)算操作符
習(xí)題
第3章 VHDL程序的基本結(jié)構(gòu)
3.1 VHDL設(shè)計(jì)的基本單元及其構(gòu)成
3.2 VHDL構(gòu)造體的子結(jié)構(gòu)描述
3.3 VHDL構(gòu)造體描述的幾種方法
3.4 庫(kù)、包集合及配置
習(xí)題
第4章 VHDL的主要描述語(yǔ)句
4.1 順序處理語(yǔ)句
4.2 并發(fā)處理語(yǔ)句
4.3 其它語(yǔ)句和說(shuō)明
習(xí)題
第5章 基本邏輯電路設(shè)計(jì)
5.1 組合邏輯電路設(shè)計(jì)
5.2 時(shí)序電路設(shè)計(jì)
5.3 存儲(chǔ)器
5.4 有限狀態(tài)機(jī)
習(xí)題
第6章 可編程邏輯器件基礎(chǔ)
6.1 概述
6.2 Xilinx公司的CPLD/FPGA系列產(chǎn)品
6.3 Altera公司的FPGA/CPLD系列產(chǎn)品
6.4 Lattice公司的FPGA/CPLD器件
第7章 仿真及邏輯綜合
7.1 仿真
7.2 邏輯綜合
7.3 設(shè)計(jì)實(shí)現(xiàn)
7.4 優(yōu)化設(shè)計(jì)
習(xí)題
第8章 CPLD／FPGA綜合開(kāi)發(fā)平臺(tái)
8.1 Quartus II 軟件綜述
8.2 創(chuàng)建工程
8.3 設(shè)計(jì)輸入
8.4 綜合
8.5 布局布線
8.6 仿真
8.7 編程與配置
……
第9章 VHDL設(shè)計(jì)實(shí)踐與實(shí)驗(yàn)
附錄I EDA-V型硬件開(kāi)發(fā)系統(tǒng)介紹
附錄Ⅱ 部分實(shí)驗(yàn)VI-IDL描述參考
參考文獻(xiàn)