計算機(jī)體系結(jié)構(gòu)（普通高等教育十五國家級規(guī)劃教材）

第1章計算機(jī)體系結(jié)構(gòu)的基本概念
1.1引言
1.2計算機(jī)體系結(jié)構(gòu)的概念
1.2.1計算機(jī)系統(tǒng)中的層次概念
1.2.2計算機(jī)體系結(jié)構(gòu)
1.2.3計算機(jī)組織和計算機(jī)實現(xiàn)技術(shù)
1.3計算機(jī)體系結(jié)構(gòu)的發(fā)展
1.3.1存儲程序計算機(jī)體系結(jié)構(gòu)及其發(fā)展
1.3.2計算機(jī)的分代和分型
1.3.3應(yīng)用需求的發(fā)展
1.3.4計算機(jī)實現(xiàn)技術(shù)的發(fā)展
1.3.5技術(shù)的挑戰(zhàn)和體系結(jié)構(gòu)的生命周期
1.4影響計算機(jī)體系結(jié)構(gòu)的成本和價格因素
1.4.1計算機(jī)系統(tǒng)的成本和價格
1.4.2時間因素
1.4.3集成電路的成本
1.5定量分析技術(shù)基礎(chǔ)
1.5.1計算機(jī)性能的評測
1.5.2測試程序
1.5.3性能設(shè)計和評測的基本原則
1.5.4CPU的性能
1.6計算機(jī)體系結(jié)構(gòu)中并行性的發(fā)展
1.6.1并行性概念
1.6.2提高并行性的技術(shù)途徑
1.6.3并行計算的應(yīng)用需求
1.7小結(jié)
習(xí)題1
第2章計算機(jī)指令集結(jié)構(gòu)設(shè)計
2.1指令集結(jié)構(gòu)的分類
2.1.1指令集結(jié)構(gòu)的分類
2.1.2通用寄存器型指令集結(jié)構(gòu)分類
2.2尋址技術(shù)
2.3指令集結(jié)構(gòu)的功能設(shè)計
2.3.1CISC指令集結(jié)構(gòu)的功能設(shè)計
2.3.2RISC指令集結(jié)構(gòu)的功能設(shè)計
2.3.3控制指令
2.4操作數(shù)的類型.表示和大小
2.5指令集格式的設(shè)計
2.5.1尋址方式的表示方法
2.5.2指令集格式的選擇
2.6DLX指令集結(jié)構(gòu)
2.6.1DLX指令集結(jié)構(gòu)
2.6.2DLX指令集結(jié)構(gòu)效能分析
2.7小結(jié)
習(xí)題2
第3章流水線技術(shù)
3.1流水線的基本概念
3.1.1流水線的基本概念
3.1.2流水線的分類
3.2DLX的基本流水線
3.2.1DLX的一種簡單實現(xiàn)
3.2.2基本的DLX流水線
3.2.3流水線性能分析
3.3流水線中的相關(guān)
3.3.1流水線的結(jié)構(gòu)相關(guān)
3.3.2流水線的數(shù)據(jù)相關(guān)
3.3.3流水線的控制相關(guān)
3.4MIPSR4000流水線計算機(jī)
簡介
3.4.1MIPSR4000整型流水線
3.4.2MIPSR4000浮點流水線
3.5向量處理機(jī)
3.5.1向量處理方式和向量處理機(jī)
3.5.2提高向量處理機(jī)性能的主要技術(shù)
3.5.3向量處理機(jī)的性能評價
3.6小結(jié)
習(xí)題3
第4章指令級并行
4.1指令級并行的概念
4.1.1循環(huán)展開調(diào)度的基本方法
4.1.2相關(guān)性
4.2指令的動態(tài)調(diào)度
4.2.1動態(tài)調(diào)度的原理
4.2.2動態(tài)調(diào)度算法之一：記分牌
4.2.3動態(tài)調(diào)度算法之二：Tomasulo算法
4.3控制相關(guān)的動態(tài)解決技術(shù)
4.3.1分支預(yù)測緩沖
4.3.2分支目標(biāo)緩沖
4.3.3基于硬件的前瞻執(zhí)行
4.4多指令流出技術(shù)
4.4.1靜態(tài)超標(biāo)量技術(shù)
4.4.2動態(tài)多指令流出技術(shù)
4.4.3超長指令字技術(shù)
4.4.4多流出處理器受到的限制
4.5小結(jié)
習(xí)題4
第5章存儲層次..
5.1存儲器的層次結(jié)構(gòu)
5.1.1從單級存儲器到多級存儲器
5.1.2存儲層次的性能參數(shù)
5.1.3“Cachc—主存”和“主存—輔存”層次
5.1.4存儲層次的4個問題
5.2Cache基本知識
5.2.1映象規(guī)則
5.2.2查找方法
5.2.3替換算法
5.2.4寫策略
5.2.5Cache的結(jié)構(gòu)
5.2.6Cachc性能分析
5.2.7改進(jìn)Cache性能
5.3降低Cache失效率的方法
5.3.1增加Cache塊大小
5.3.2提高相聯(lián)度
5.3.3VictimC9che
5.3.4偽相聯(lián)Cachc
5.3.5硬件預(yù)取技術(shù)
5.3.6由編譯器控制的預(yù)取
5.3.7編譯器優(yōu)化
5.4減少Cache失效開銷
5.4.1讓讀失效優(yōu)先于寫
5.4.2子塊放置技術(shù)
5.4.3請求字處理技術(shù)
5.4.4非阻塞Cache技術(shù)
5.4.5采用兩級Cache
5.5減少命中時間
5.5.1容量小.結(jié)構(gòu)簡單的Cache
5.5.2虛擬Cache
5.5.3寫操作流水化
5.5.4Cache優(yōu)化技術(shù)總結(jié)
5.6主存
5.7虛擬存儲器
5.7.1虛擬存儲器基本原理
5.7.2快表
5.8進(jìn)程保護(hù)和虛存實例
5.8.1進(jìn)程保護(hù)
5.8.2頁式虛存舉例：AlphaAXP的存儲管理和21064的TLB
5.9A1phaAXP21064存儲層次
5.10小結(jié)
習(xí)題5
第6章輸入/輸出系統(tǒng)
6.1引言
6.1.1I/O系統(tǒng)性能與CPU性能
6.1.2I/O系統(tǒng)的可靠性
6.2外部存儲設(shè)備
6.2.1磁盤設(shè)備
6.2.2F1ash存儲器
6.2.3磁帶設(shè)備
6.2.4光盤設(shè)備
6.3可靠性.可用性和可信性
6.4廉價磁盤冗余陣列RAID
6.4.1RAID0
6.4.2RAID1
6.4.3RAID2
6.4.4RAID3
6.4.5RAID4
6.4.6RAID5
6.4.7RAID6
6.4.8RAID7
6.4.9RAID的實現(xiàn)與發(fā)展
6.5I/O設(shè)備與CPU和存儲器的連接
6.5.1總線
6.5.2設(shè)備的連接
6.5.3通道
6,6I/O系統(tǒng)性能分析
6.6.1I/O性能與系統(tǒng)響應(yīng)時間
6.6.2Little定律
6.6.3M/M/1排隊系統(tǒng)
6.6.4M/M/m排隊系統(tǒng)
6.7I/O與操作系統(tǒng)
6.7.1DMA和虛擬存儲器
6.7.2I/O和Csche數(shù)據(jù)一致性
6.7.3異步I/O
6.7.4塊服務(wù)器和文件服務(wù)器
6.8小結(jié)
習(xí)題6
第7章多處理機(jī)
7.1引言
7.1.1并行計算機(jī)體系結(jié)構(gòu)的分類
7.1.2通信模型和存儲器的結(jié)構(gòu)模型
7.1.3并行處理面臨的挑戰(zhàn)
7.2對稱式共享存儲器體系結(jié)構(gòu)
7.2.1多處理機(jī)Cache一致性
7.2.2實現(xiàn)一致性的基本方案
7.2.3監(jiān)聽協(xié)議及其實現(xiàn)
7.3分布式共享存儲器體系結(jié)構(gòu)
7.3.1基于目錄的Cache一致性
7.3.2目錄協(xié)議及其實現(xiàn)
7.4互連網(wǎng)絡(luò)
7.4.1互連網(wǎng)絡(luò)的性能參數(shù)
7.4.2靜態(tài)連接網(wǎng)絡(luò)
7.4.3動態(tài)連接網(wǎng)絡(luò)
7.5同步
7.5.1基本硬件原語
7.5.2用一致性實現(xiàn)鎖
7.5.3同步性能問題
7.5.4大規(guī)模機(jī)器的同步
7.6同時多線程
7.6.1將線程級并行轉(zhuǎn)換為指令級并行
7.6.2同時多線程處理器的設(shè)計
7.6.3同時多線程的性能
7.7多處理機(jī)實例
7.8小結(jié)
習(xí)題7
主要參考文獻(xiàn)...