存儲(chǔ)器IC的應(yīng)用技巧

第1章 uv—eprom的結(jié)構(gòu)與使用方法
1.1 uv—eprom的結(jié)構(gòu)與特征
1.1.1 uv—eprom的單元結(jié)構(gòu)
1.1.2 uv—eprom的寫(xiě)入與擦除
1.1.3 一次性prom
1.2 uv—eprom的輸入輸出信號(hào)
1.3 操作模式
1.3.1 數(shù)據(jù)讀(data read)
1.3.2 輸出禁止(output disable)
1.3.3 待機(jī)(ttl／cmos)
1.3.4 編程(programming)
1.3.5 編程驗(yàn)證(program verify)
1.3.6 編程禁止(program inhibit)
1.3.7 自動(dòng)選擇(auto select)
1.4 dc規(guī)定
l.5 uv—eprom的讀操作
1.6 uv—eprom的編程方法
1.6.1 uv-eprom寫(xiě)入方式的變遷
1.6.2 am27c010的編程方法
1.6.3 uv—eprom擦除器的制作
第2章 閃速存儲(chǔ)器的結(jié)構(gòu)與使用方法
2.1 閃速存儲(chǔ)器的概要
2.2 閃速存儲(chǔ)器的分類(lèi)及特征
2.3 nand閃速存儲(chǔ)器
2.3.1 tc58v64的引腳配置
2.3.2 nand閃速存儲(chǔ)器的內(nèi)部結(jié)構(gòu)
2.3.3 操作指令
2.4 nor閃速存儲(chǔ)器
2.4.1 引腳配置
2.4.2 信號(hào)的種類(lèi)
2.4.3 與處理器的連接實(shí)例
2.4.4 讀周期的概要
2.4.5 寫(xiě)周期的概要
2.4.6 讀周期的時(shí)序
2.4.7 寫(xiě)周期的時(shí)序
2.4.8 閃速存儲(chǔ)器指令
[專欄] 555h／2aah與5555h／2aaah有何區(qū)別
2.4.9 閃速存儲(chǔ)器的狀態(tài)
第3章 eeprom的結(jié)構(gòu)與使用方法
3.1 eeprom的概要
3.2 串行eeprom
3.3 microwire總線對(duì)應(yīng)的存儲(chǔ)器——m93cx6
3.3.1 m93cx6的引腳配置
3.3.2 microwire總線的存取操作
3.4 spi總線存儲(chǔ)器——m95256
3.4.1 m95256的引腳配置
3.4.2 spi總線對(duì)應(yīng)的存儲(chǔ)器的操作
3.4.3 指令設(shè)置
3.4.4 狀態(tài)寄存器
3.5 i2c總線對(duì)應(yīng)的存儲(chǔ)器——m24cxx
3.5.1 i2c總線與串行eeprom
3.5.2 i2c總線存儲(chǔ)器m24c0l—m24c16
3.5.3 i2c總線的基本操作
3.5.4 寫(xiě)操作的流程
3.5.5 讀操作的流程
3.5.6 擴(kuò)展i2c總線存儲(chǔ)器
3.5.7 m24c64的時(shí)序
3.6 并行eeprom
3.6.1 m280lo的信號(hào)
3.6.2 基本的存取操作
3.6.3 eeprom的寫(xiě)入操作及指令
3.6.4 狀態(tài)寄存器
第4章 sram的結(jié)構(gòu)與使用方法
4.1 sram的單元結(jié)構(gòu)
4.1.1 rs觸發(fā)器
4.1.2 4晶體管單元
4.1.3 6晶體管單元
4.2 sram的分類(lèi)
4.2.1 異步sram
4.2.2 同步sram
4.2.3 雙端口sram
4.2.4 fifo
4.3 異步sram
4.3.1 異步sram的信號(hào)
4.3.2 異步sram的基本操作
4.3.3 時(shí)序的解析
4.4 同步sram
4.4.1 同步管道突發(fā)式sram
4.4.2 實(shí)際的同步管道突發(fā)式sram
4.4.3 同步管道突發(fā)式sram的各種信號(hào)
4.4.4 同步管道突發(fā)式sram的基本操作
4.4.5 同步突發(fā)式sram
4.4.6 實(shí)際的同步突發(fā)式sram
4.4.7 同步突發(fā)式sram的單一讀操作
4.4.8 同步突發(fā)式sram的突發(fā)讀操作
4.5 sram主板的制作
4.5.l isa總線存儲(chǔ)器周期的注意事項(xiàng)
4.5.2 sram存儲(chǔ)器主板的基本設(shè)計(jì)
4.5.3 sram存儲(chǔ)器主板的操作確認(rèn)
第5章 特殊的sram的結(jié)構(gòu)與使用方法
5.1 雙端口sram
5.1.1 異步類(lèi)型的雙端口sram
5.1.2 cy7c019的引腳配置
5.1.3 cy7c019的信號(hào)線
5.l.4 cy7c019的基本操作功能
5.1.5 同步類(lèi)型的雙端口sram
5.1.6 cy7c09199的引腳配置
5.1.7 cy7c09199的信號(hào)
5.1.8 cy7c09199的存取操作
5.2 fifo存儲(chǔ)器
5.2.1 實(shí)際的fif0存儲(chǔ)器
5.2.2 cy7c419的信號(hào)
5.2.3 cy7c419的操作
第6章 dram的結(jié)構(gòu)與使用方法
6.1 dram的單元結(jié)構(gòu)
6.1.1 dram單元結(jié)構(gòu)的概況
6.1.2 刷新
6.1.3 軟錯(cuò)誤
6.1.4 電容器的設(shè)計(jì)
6.2 dram內(nèi)部電路
6.3 dram的外部接口
6.3.1 dram的基本信號(hào)
6.3.2 dram的讀／寫(xiě)操作
6.3.3 dram的刷新操作
6.3.4 dram的快速訪問(wèn)模式
6.4 同步dram
6.4.1 同步dram的信號(hào)
6.4.2 sdram指令
6.4.3 同步dram的存取操作示例
6.5 ddr—sdram
6.5.1 ddr—sdram的信號(hào)
6.5.2 ddr—sdram的操作
6.6 直接總線式dram
6.6.1 直接總線式dram的信號(hào)
6.6.2 直接總線式dram的信號(hào)連接
6.6.3 直接總線式dram的操作概況
6.6.4 直接總線式dram的操作示例
6.7 vc—dram及其內(nèi)部結(jié)構(gòu)
6.8 fcram
附錄 存儲(chǔ)器模塊在個(gè)人計(jì)算機(jī)中的應(yīng)用
參考文獻(xiàn)