ACTEL數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)

第1章  數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)概述
  1.1  數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)的基本要素
  1.1.1  系統(tǒng)的構(gòu)成
  1.1.2  設(shè)計(jì)方法學(xué)
  1.1.3  設(shè)計(jì)工具
  1.1.4  目標(biāo)芯片
  1.2  數(shù)字系統(tǒng)的設(shè)計(jì)方法學(xué)
  1.2.1  設(shè)計(jì)方法的一般模式
  1.2.2  目前流行的主要設(shè)計(jì)方法
  1.2.3  設(shè)計(jì)方法學(xué)的未來
  1.3  數(shù)字系統(tǒng)設(shè)計(jì)中的基本工具
  1.3.1  設(shè)計(jì)輸入(編輯)工具
  1.3.2  綜合工具
  1.3.3  驗(yàn)證工具
  1.3.4  布局布線工具
  1.4  數(shù)字系統(tǒng)設(shè)計(jì)的目標(biāo)芯片
  1.4.1  藝集成技術(shù)
  1.4.2  現(xiàn)場集成技術(shù)
  1.5  FPGA的發(fā)展前途
第2章  ActelFPGA分類結(jié)構(gòu)與工作原理
  2.1  ActelFPGA的產(chǎn)品分類與編程原理
  2.1.1  產(chǎn)品分類
  2.1.2  ActelFPGA產(chǎn)品的編程原理
  2.1.3  ActelFPGA的特點(diǎn)
  2.2  FlashFPGA的基本結(jié)構(gòu)與工作原理
  2.2.1  典型的總體結(jié)構(gòu)和工作原理
  2.2.2  可編程邏輯單元結(jié)構(gòu)與原理
  2.2.3  可編程I／O結(jié)構(gòu)與原理
  2.2.4  可編程布線結(jié)構(gòu)
  2.2.5  專用功能模塊或機(jī)構(gòu)
  2.3  反熔  FPGA的基本結(jié)構(gòu)與工作原理
  2.3.1  常用反熔  FPGA器件系列介紹
  2.3.2  典型的總體結(jié)構(gòu)和工作原理
  2.3.3  可編程邏輯模塊的結(jié)構(gòu)與原理
  2.3.4  可編程FO結(jié)構(gòu)與工作原理
  2.3.5  內(nèi)部可編程連線
  2.3.6  專用功能模塊
  2.4  系統(tǒng)級產(chǎn)品與嵌入式可編程門陣列的p核
  2.5  ActelFPGA的加密結(jié)構(gòu)與工作原理
第3章  基于A~elFPGA數(shù)字系統(tǒng)現(xiàn)場集成方法
  3.1  設(shè)計(jì)與實(shí)現(xiàn)的工具
  3.2  ActelFPGA現(xiàn)場集成的設(shè)計(jì)流程
  3.3  設(shè)計(jì)輸入
  3.3.1  設(shè)計(jì)輸入工具
  3.3.2  設(shè)計(jì)目錄的建立
  3.3.3  階層檔案
  3.3.4  設(shè)計(jì)輸入方式
  3.3.5  關(guān)于庫元件建立和修改
  3.4  邏輯綜合方法
  3.4.1  綜合的概念
  3.4.2  采用Synplify工具的綜合方法
  3.4.3  綜合中的關(guān)鍵技術(shù)
  3.5  設(shè)計(jì)實(shí)現(xiàn)
  3.5.1  基本的設(shè)計(jì)實(shí)現(xiàn)過程
  3.5.2  設(shè)計(jì)實(shí)現(xiàn)過程中的關(guān)鍵概念
  3.5.3  設(shè)計(jì)實(shí)現(xiàn)過程
  3.6  功能仿真與時(shí)序仿真
  3.6.1  概述
  3.6.2  仿真工具
  3.6.3  ModelSim仿真過程
  3.7  數(shù)據(jù)下載與設(shè)計(jì)校驗(yàn)
第4章  數(shù)字系統(tǒng)現(xiàn)場集成的設(shè)計(jì)技巧
  4.1  VHDL硬件描述語言與編程原理
  4.1.1  概述
  4.1.2  VHDL語言的基本要素
  4.1.3  VHDL語言程序的基本結(jié)構(gòu)
  4.1.4  VHDL語言中的重要概念
  4.1.5  VHDL語言的主要語句形式
  4.1.6  VHDL測試平臺
  4.2  同步電路設(shè)計(jì)技巧
  4.2.1  同步電路與異步電路的基本概念
  4.2.2  FPGA現(xiàn)場集成中常見的問題
  4.2.3  多級邏輯的設(shè)計(jì)技巧
  4.2.4  數(shù)字系統(tǒng)設(shè)計(jì)中的可編程器件的選擇方案
  4.3  數(shù)字系統(tǒng)設(shè)計(jì)中的低功耗設(shè)計(jì)原則
第5章  應(yīng)用實(shí)例設(shè)計(jì)
  5.1  利用FPGA實(shí)現(xiàn)乘法器設(shè)計(jì)+
  5.1.1  乘法基本原理
  5.1.2  乘法器的電路實(shí)現(xiàn)
  5.2 FFT的b-'PGA設(shè)計(jì)與實(shí)現(xiàn)
  5.2.1  FFT原理
  5.2.2 FFT電路模型與設(shè)計(jì)
  5.2.3  小結(jié)
  5.3  有限脈沖響應(yīng)(FIR)數(shù)字濾波器的FPGA實(shí)現(xiàn)
  5.3.1 FIR濾波器原理
  5.3.2 FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)
  5.3.3性能結(jié)果分析
  5.4  采用FPGA進(jìn)行線性分析、循環(huán)碼編碼譯碼器的設(shè)計(jì)
  5.4.1  循環(huán)碼的基本原理
  5.4.2  循環(huán)碼編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)
  5.4.3  采用FPGA實(shí)現(xiàn)循環(huán)碼特性分析
  5.5  采用ActelFPGA的步進(jìn)電機(jī)控制器的設(shè)計(jì)與實(shí)現(xiàn)
  5.5.1  簡介
  5.5.2  四相步進(jìn)電機(jī)電路
  5.6  使用ActelFPGA設(shè)計(jì)一個高速通信連接器
  5.6.1  簡介
  5.6.2  系統(tǒng)功能原理描述
  5.6.3  FPGA的實(shí)現(xiàn)
  5.6.4  結(jié)論
附錄A  Actel  司的主流產(chǎn)品
附錄B  Actel軟件的安裝
附錄C  SZ2002-ActelFPGA數(shù)字邏輯實(shí)驗(yàn)平臺