硬件編程接口與系統(tǒng)軟件實現(xiàn)

第1章系統(tǒng)引導和程序代碼
1.1系統(tǒng)運行
1.1.1系統(tǒng)引導過程
1.1.2程序加載步驟
1.1.3指令執(zhí)行流程
1.2機器指令
1.2.1機器指令結構
1.2.2操作數(shù)尋址模式
1.3地址映射
1.3.1實地址模式
1.3.2保護模式
1.3.3虛擬8086模式
1.3.4系統(tǒng)管理模式
1.4數(shù)據(jù)編碼
1.4.1整數(shù)編碼
1.4.2實數(shù)編碼
1.4.3數(shù)據(jù)存儲格式
1.5存儲器組織
1.5.1存儲器物理地址
1.5.2存儲器尋址
1.5.3存儲器分頁映射
1.5.4存儲器管理模式
1.65匯編程序
1.6.1處理器與指令集簡介
1.6.2匯編指令格式
1.6.3變量聲明
1.6.4匯編程序結構
1.6.5控制轉移
1.6.6堆棧
1.7中斷
第2章系統(tǒng)配置接口
2.1系統(tǒng)結構
2.1.1系統(tǒng)總線分層結構
2.1.2系統(tǒng)配置端口
2.2系統(tǒng)總線與地址空間
2.2.1總線組成與總線周期
2.2.2系統(tǒng)存儲器地址空間和FO地址空間
2.2.3流水線與并行機制
2.3系統(tǒng)資源
2.3.1I／O中斷控制器與IRQ通道
2.3.2DMA控制器與DMA通道
2.4PCI局部總線
2.4.1PCI總線協(xié)議
2.4.2PCI配置空間
2.4.3PCI設備枚舉協(xié)議
2.4.4AGP局部總線
2.5設備PCI空間配置接口
2.5.1GMCH芯片集內置設備配置接口
2.5.21CH4芯片集內置設備配置接口
2.6系統(tǒng)管理接口
2.6.1系統(tǒng)控制接口
2.6.2電源管理接口
2.6.3系統(tǒng)管理總線接口
第3章控制器編程接口
3.1實時時鐘和計時器
3.1.1實時時鐘
3.1.2記時器
3.2鍵盤鼠標控制器
3.2.1鍵盤掃描碼
3.2.2鼠標數(shù)據(jù)包格式
3.2.3鍵盤鼠標控制器接口
3.3圖形控制器
3.3.1實時時鐘
3.3.2圖形控制器寄存器
3.3.3圖形控制器指令集
3.3.4VGA／EVGA控制器
3.4IDE控制器
3.4.1ATA／ATAPI-5標準介紹
3.4.2ATA設備寄存器
3.4.3IDE總線主控接口
3.4.4ATA設備命令集
3.5AC'97控制器
3.5.1AC'97連接標準介紹
3.5.2調制解調器寄存器
3.5.3音頻編解碼器寄存器
3.5.4AC'97主控接口
3.6USB控制器
3.6.1USB總線協(xié)議介紹
3.6.2USB設備配置
3.6.3USB主控寄存器
3.6.4USB總線事務調度
3.7LAN控制器
3.7.1網(wǎng)絡簡介
3.7.2LAN控制器寄存器
3.7.3LAN主控事務接口
第4章IA-32處理器
4.1基本寄存器與基本指令集
4.1.1通用寄存器
4.1.2段寄存器
4.1.3指令指針寄存器
4.1.4狀態(tài)標志寄存器
4.1.5控制寄存器
4.1.6存儲器管理寄存器
4.1.7基本指令集
4.2FPU寄存器與指令集
4.2.1浮點寄存器棧
4.2.2FPU標志寄存器
4.2.3FPU控制寄存器
4.2.4FPU狀態(tài)寄存器
4.2.5操作數(shù)指針.指令指針和操作碼寄存器
4.2.6FPU狀態(tài)保存與復原
4.2.7FPU指令集
4.3MMX寄存器與MMX指令集
4.3.1MMX寄存器
4.3.2MMX指令集
4.3.3MMX與FPU指令混用問題
4.4XMM寄存器與SSE指令
4.4.1XMM寄存器和MXCSR寄存器
4.4.2SSE例外
4.4.3SSE／SSE2指令集
4.5IA-32e處理器
4.5.1存儲器尋址
4.5.2寄存器
4.5.3指令集
第5章中斷機制
5.1中斷類型
5.1.1中斷源
5.1.2例外源及分類
5.1.3可屏蔽與不可屏蔽中斷
5.2中斷向量
5.2.1中斷入口
5.2.2中斷優(yōu)先權
5.2.3例外錯誤碼
5.3中斷處理機制
5.3.1中斷描述符表
5.3.2中斷處理硬件機制
5.3.3中斷返回硬件機制
5.3.4IA-32e處理器中斷機制
5.4局部APIC控制器
5.4.1局部APIC介紹
5.4.2局部APIC寄存器
5.4.3局部向量表
5.4.4發(fā)布中斷命令
5.4.5中斷消息接收與提交
5.4.6APIC總線優(yōu)先權仲裁與總線消息格式
5.5FOAPIC控制器
第6章高級語言程序實現(xiàn)
6.1變量
6.1.1變量空間
6.1.2數(shù)據(jù)結構
6.1.3類
6.2賦值和算術運算
6.2.1數(shù)據(jù)傳遞
6.2.2整數(shù)運算
6.2.3浮點數(shù)運算
6.2.4算術表達式編譯
6.3控制轉移
6.3.1轉移指令
6.3.2堆棧切換
6.4條件轉移
6.4.1條件編碼與狀態(tài)標記
6.4.2比較指令與條件執(zhí)行指令
6.4.3邏輯表達式編譯
6.5函數(shù)
6.5.1函數(shù)出口
6.5.2調用協(xié)議
6.5.3塊結構
6.5.4快速系統(tǒng)調用
6.6可移植執(zhí)行文件與通用目標文件格式
第7章存儲器管理
7.1分段機制
7.1.1段描述符表
7.1.2段描述符數(shù)據(jù)結構
7.1.3段選擇符
7.1.4段保護機制
7.1.5IA-32e模式段描述符
7.2分頁機制
7.2.1分頁模式
7.2.2頁入口與線性地址譯碼
7.2.3地址譯碼后援緩沖器
7.3保護機制
7.3.1段限長檢查
7.3.2段類型檢查
7.3.3段特權級檢查
7.3.4頁保護機制
7.3.5指針確認
7.3.6特權指令
7.4調用16位代碼
7.5高速緩沖機制
7.5.1高速緩存結構
7.5.2地址空間存儲器類型分區(qū)
7.5.3高速緩存控制
7.5.4設置存儲器類型
7.6存儲器一致性機制
7.6.1存儲器順序規(guī)則
7.6.2存儲器順序加強和削弱機制
7.6.3原子操作
7.6.4自修改代碼同步問題
7.6.5頁入口修改同步問題
7.7存儲器管理模式
7.7.1平面模式與分段模式
7.7.2分頁模式
7.7.3線性地址空間管理示例
7.7.4存儲器空間管理與內存塊表
7.8存儲器管理示例
7.8.1存儲器管理數(shù)據(jù)結構
7.8.2頁幀分配與回收
7.8.3頁故障處理程序
7.8.4系統(tǒng)內核空間和全局堆
第8章任務管理
8.1任務空間
8.1.1任務管理空間
8.1.2程序運行空間
8.2任務狀態(tài)段
8.2.1任務狀態(tài)段結構
8.2.2任務寄存器
8.2.3任務門描述符
8.2.4IA-32e模式任務狀態(tài)段
8.3任務切換
8.3.1任務切換步驟
8.3.2任務鏈接
8.3.3運行首個任務
8.3.4創(chuàng)建新任務
8.4SIMD狀態(tài)保存
8.5任務管理示例
8.5.1任務管理數(shù)據(jù)結構
8.5.2線程調度
8.5.3定時線程與計時器
8.5.4空閑線程
8.5.5消息接收與焦點窗口
8.6應用程序結構和消息處理函數(shù)
8.6.1消息讀取.識別與發(fā)布
第9章外存管理和設備管理
9.1存儲介質空間結構
9.1.1磁盤引導區(qū)
9.1.2分區(qū)入口
9.2常用文件系統(tǒng)
9.2.1FAT文件系統(tǒng)
9.2.2NTFS文件系統(tǒng)
9.2.3系統(tǒng)引導區(qū)
9.3外存管理示例
9.3.1塊表入口
9.3.2文件入口
9.3.3系統(tǒng)根目錄
9.3.4文件系統(tǒng)接口
9.4文件接口示例
9.4.1外存設備與端口設備
9.4.2文件接口實現(xiàn)
9.4.3設備接口
9.4.4頁幀加載
9.5設備管理
9.5.1枚舉與配置
9.5.2ACPI規(guī)范簡介
9.5.3資源管理
9.5.4設備事件
第10章處理器輔助功能
10.1模式專用寄存器
10.2處理器初始化與多處理器協(xié)議
10.2.1處理器復位狀態(tài)
10.2.2多處理器協(xié)議
10.3處理器識別
10.4系統(tǒng)管理模式
10.4.1SMRAM空間結構
10.4.2系統(tǒng)管理中斷處理入口
10.5系統(tǒng)初始化
10.5.1初始化硬件平臺
10.5.2初始化程序運行環(huán)境
10.6升級微碼決
10.6.1微碼塊結構
10.6.2微碼塊加載器
10.6.3微碼塊嵌入接口
10.7處理器溫度監(jiān)控
10.7.1緊急關機溫度開關
10.7.2自動溫控器
10.7.3軟件調節(jié)
10.8調試機制
10.8.1調試寄存器與調試例外
10.8.2最后轉移記錄
10.8.3調試信息存儲
10.9性能監(jiān)控
10.9.1P6系列處理器性能監(jiān)控
10.9.2奔騰04處理器性能監(jiān)控
10.10機器檢查
10.10.1錯誤報告欄
10.10.2MC錯誤編碼
10.10.3MC例外處理
第11章安騰處理器
11.1安騰處理器簡介
11.2安騰寄存器
11.2.1通用寄存器
11.2.2浮點寄存器
11.2.3判斷寄存器.轉移寄存器和指令指針
11.2.4當前幀標記寄存器
11.2.5處理器狀態(tài)寄存器
11.2.6應用寄存器
11.2.7控制寄存器
11.2.8處理器標識寄存器
11.2.9調試斷點寄存器
11.2.10性能監(jiān)控寄存器
11.3代碼結構和指令集
11.3.1機器代碼結構與匯編指令格式
11.3.2訪存指令與讀存指令提前機制
11.3.3運算指令
11.3.4比較指令與判斷寄存器
11.4轉移指令與軟件協(xié)議
11.4.1循環(huán)指令與軟件流水線
11.4.2調用／返回指令與寄存器幀
11.4.3寄存器保存協(xié)議
11.4.4寄存器棧備份空間
11.4.5存儲器棧與參數(shù)傳遞協(xié)議
11.5存儲器管理
11.5.1地址譯碼和頁保護機制
11.5.2頁入口插入
11.5.3程序空間結構
11.6中斷處理機制
11.6.1中斷類型與中斷向量表
11.6.2中斷塊和中斷命令端口
11.6.3中斷和中斷返回
11.6.4中斷處理程序
11.7I/O端口
11.8處理器抽象層
11.8.1固件地址空間
11.8.2安騰系統(tǒng)引導
11.8.3硬件事件處理
11.8.4處理器抽象層程序
附錄AIA-32指令一覽表
A.1匯編指令操作數(shù)符號
A.2機器指令操作數(shù)符號
A.3IA-32指令集一覽表
附錄B操作碼映射表
附錄C英文縮寫詞
參考文獻