PLD與數(shù)字系統(tǒng)設(shè)計

第1章可編程邏輯器件1
1.1可編程邏輯器件概述1
1.2低密度PLD4
1.3高密度PLD11
1.3.1XC9500在系統(tǒng)可編程邏輯器件系列12
1.3.2Spartan可編程邏輯器件系列15
1.3.3Spartan-II可編程邏輯器件系列結(jié)構(gòu)21
1.4CPLD和FPGA24
1.5基于可編程邏輯器件的數(shù)字系統(tǒng)的設(shè)計流程26
1.6可編程邏輯器件的發(fā)展趨勢28
第2章VHDL語言32
2.1VHDL的基本結(jié)構(gòu)34
2.2VHDL結(jié)構(gòu)體的子結(jié)構(gòu)38
2.2.1塊(BLOCK)語句38
2.2.2進(jìn)程(PROCESS)語句39
2.2.3子程序(SUBPROGRAMS)語句43
2.2.4庫.程序包和配置44
2.3標(biāo)示符.數(shù)據(jù)對象.數(shù)據(jù)類型.屬性和保留關(guān)鍵字47
2.3.1標(biāo)示符(Identifiers)47
2.3.2數(shù)據(jù)對象(DataObjects)47
2.3.3數(shù)據(jù)類型(DataTypes)和屬性52
2.3.4保留關(guān)鍵字58
2.4VHDL的運算操作符59
2.5VHDL的順序描述語句60
2.6VHDL的并發(fā)描述語句68
2.7基本邏輯單元描述實例74
2.8測試程序的設(shè)計95
第3章Verilog-HDL語言104
3.1模塊的結(jié)構(gòu)104
3.2數(shù)據(jù)類型107
3.2.1常量的數(shù)據(jù)類型107
3.2.2變量的常用數(shù)據(jù)類型108
3.3運算符和表達(dá)式109
3.4語句112
3.4.1賦值語句112
3.4.2條件語句114
3.4.3循環(huán)語句116
3.4.4結(jié)構(gòu)說明語句117
3.4.5塊語句119
3.4.6語句的順序執(zhí)行和并行執(zhí)行120
3.4.7編譯預(yù)處理122
3.5基本邏輯單元描述實例124
3.6測試程序的設(shè)計142
第4章ISE5.1i開發(fā)系統(tǒng)144
4.1設(shè)計流程144
4.2工程管理用戶界面146
4.3VHDL的輸入方法146
4.3.1創(chuàng)建一個新的工程項目147
4.3.2輸入VHDL程序149
4.3.3利用語言參考模板編寫程序150
4.3.4語法檢查151
4.3.5邏輯功能仿真151
4.3.6綜合157
4.3.7添加芯片管腳約束文件158
4.3.8設(shè)計的實現(xiàn)162
4.3.9配置FPGA164
4.4基于電路原理圖輸入的設(shè)計方法167
4.4.1創(chuàng)建一個新的工程項目167
4.4.2輸入電路原理圖168
4.5狀態(tài)轉(zhuǎn)換圖描述狀態(tài)機(jī)172
4.6硬件描述語言和電路原理圖混合輸入方式177
4.6.1輸入模塊count4的VHDL程序和生成的電路符號178
4.6.2使用ECS工具設(shè)計頂層電路的原理圖179
4.6.3設(shè)計的實現(xiàn)182
第5章設(shè)計實例183
5.1實驗開發(fā)板原理183
5.1.1實驗開發(fā)板原理183
5.1.2XC2S15-5VQ100C的管腳連接184
5.1.3編程接口186
5.2設(shè)計實例187
5.2.1漢字顯示187
5.2.2數(shù)字頻率計190
5.2.3交通信號燈控制器195
5.2.4電子數(shù)字鐘200
5.2.5計時器206
5.2.6電子密碼鎖212
5.2.7數(shù)字電壓表219
附錄A實驗開發(fā)板電路原理圖226
A.1實驗開發(fā)板電路原理圖之一226
A.2實驗開發(fā)板電路原理圖之二227
A.3實驗開發(fā)板電路原理圖之三228
A.4實驗開發(fā)板電路原理圖之四229
附錄BVHDL標(biāo)準(zhǔn)程序包230
B.1STD_LOGIC_1164230
B.2STD_LOGIC_ARITH234
B.3STD_LOGIC_UNSIGNED240
B.4STD_LOGIC_SIGNED242
附錄C縮寫詞匯244
附錄D參考網(wǎng)址247
參考文獻(xiàn)248