亚洲永久免费精品高清,亚洲色欲久久久综合网

內容簡介

　　《現(xiàn)代數(shù)字邏輯電路》教程是基于超高速集成電路硬件描述語言（VHDLVery-high-SpeedIntegratedCircuitHardwareLanguage）編寫的。VHDL作為IEEE標準的硬件描述語言和EDA的重要組成部分，經過十幾年的發(fā)展、應用和完善，以其強大的系統(tǒng)描述能力、規(guī)范的程序設計結構、靈活的語言表達風格和多層次的仿真測試手段，在電子設計領域受到了普遍的認同和廣泛的接受，成為現(xiàn)代EDA領域的首選硬件設計語言。本書在數(shù)字電路基本實驗中，安排了TTL集成邏輯門的功能與參數(shù)測試，組合邏輯電路的設計與測試，數(shù)據(jù)選擇器及其應用、譯碼器及其應用、觸發(fā)器及其應用、計數(shù)器及其應用、移位寄存器及其應用、555時基電路及其應用、D/A與A/D轉換器和隨機存取存儲器及其應用等10個實驗內容。在VHDL及可編程邏輯器件實驗中，介紹了VHDL設計平臺使用方法，組合邏輯電路、時序邏輯電路的VHDL文本輸入設計法和原理圖輸入設計法實驗，還安排了數(shù)字頻率計、多功能秒表和電子搶答器等綜合實驗內容。

作者簡介

暫缺《現(xiàn)代數(shù)字邏輯電路實驗指導》作者簡介

圖書目錄

第1部分數(shù)字電路基本實驗
1.0 數(shù)字電路實驗基本知識
1.1 【實驗1】TTL集成邏輯門的功能與參數(shù)測試
1.2 【實驗2】組合邏輯電路的設計與測試
1.3 【實驗3】數(shù)據(jù)選擇器及其應用
1.4 【實驗4】譯碼器及其應用
1.5 【實驗5】觸發(fā)器及其應用
1.6 【實驗6】計數(shù)器及其應用
1.7 【實驗7】移位寄存器及其應用
1.8 【實驗8】555時基電路及其應用
1.9 【實驗9】D/A、A/D轉換器
1.10 【實驗10】隨機存取存儲器及其應用
第2部分 VHDL及可編程邏輯器件實驗
2.0 MAX+PLUSⅡ的安裝方法和使用方法
2.1 【實驗1】半加器設計
2.2 【實驗2】1位全加器設計
2.3 【實驗3】4選1數(shù)據(jù)選擇器的設計
2.4 【實驗4】觸發(fā)器設計
2.5 【實驗5】8位加法器設計
2.6 【實驗6】計數(shù)器設計
2.7 【實驗7】移位寄存器設計
2.8 【實驗8】有時鐘使能的2位十進制計數(shù)器設計
2.9 【實驗9】2位十進制頻率計原理圖輸入設計
2.10 【實驗10】數(shù)控分頻器的設計
2.11 【實驗11】4位十進制頻率計設計
2.12 【實驗12】秒表設計
2.13 【實驗13】計時電路設計
2.14 【實驗14】電子搶答器設計
附錄A TH-SZ型數(shù)字系統(tǒng)實驗臺使用說明
附錄B 常用數(shù)字集成電路引腳排列圖
附錄C GW48 EDA系統(tǒng)使用說明
主要參考文獻