基于IP復用的數(shù)字IC設計技術

第1篇  基于IP復用的數(shù)字IC設計導論                  
 第1章  數(shù)字IC設計概述                  
 1. 1  數(shù)字IC設計方法學演進                  
 1. 2  典型的數(shù)字IC開發(fā)流程                  
 1. 3  未來數(shù)字在片系統(tǒng)(SOC)芯片的設計流程                  
 第2章  基于IP復用的數(shù)字IC設計的基本規(guī)則                  
 2. 1  邏輯設計規(guī)則                  
 2. 2  物理設計規(guī)則                  
 2. 3  可驗證設計規(guī)則                  
 2. 4  可測試設計規(guī)則                  
 2. 5  低功耗設計規(guī)則                  
 2. 6  片上總線設計規(guī)則                  
 第2篇  基于IP復用的數(shù)字IC設計中的關鍵技術                  
 第3章  代碼編寫技術                  
 3. 1  關于代碼編寫的描述語言                  
 3. 1. 1  關于VHDL語言                  
 3. 1. 2  關于VerilogHDL語言                  
 3. 1. 3  硬件描述語言的共同特征                  
 3. 2  現(xiàn)代數(shù)字匯設計的表示方法                  
 3. 3  代碼編寫時針對綜合的模塊劃分規(guī)則與技巧                  
 3. 4  針對綜合的代碼編寫規(guī)則與技巧                  
 3. 5  時鐘和復位信號的代碼編寫準則                  
 3. 6  良好的代碼編寫風格                  
 第4章  綜合技術                  
 4. 1  系統(tǒng)綜合概要                  
 4. 1. 1  系統(tǒng)綜合的概念                  
 4. 1. 2  高層次綜合的意義                  
 4. 1. 3  高層次綜合的任務和流程                  
 4. 2  綜合概念. 環(huán)境設置及基本操作                  
 4. 3  綜合約束                  
 4. 3. 1  設計環(huán)境約束                  
 4. 3. 2  時間約束                  
 4. 3. 3  面積約束                  
 4. 4  綜合策略及綜合優(yōu)化技術                  
 4. 4. 1  綜合策略                  
 4. 4. 2  綜合優(yōu)化處理技術                  
 4. 5  綜合處理與后端流程                  
 4. 5. 1  產(chǎn)生良好的綜合網(wǎng)表                  
 4. 5. 2  ASIC后端流程的基本內(nèi)容                  
 4. 5. 3  基于布局布線結(jié)果進行綜合優(yōu)化                  
 4. 6  綜合結(jié)果分析                  
 4. 7  數(shù)據(jù)通道電路和存儲器的綜合技術                  
 第5章  驗證技術                  
 5. 1  概述                  
 5. 1. 1  主要的驗證手段概述                  
 5. 1. 2  主要的驗證策略概述                  
 5. 1. 3  驗證計劃的建立                  
 5. 2  功能驗證技術                  
 5. 2. 1  功能驗證中的行為級硬件語言描述                  
 5. 2. 2  功能驗證中的測試環(huán)境構架                  
 5. 2. 3  功能驗證中的激勵與響應                  
 5. 2. 4  功能驗證中的軟硬件協(xié)同仿真與硬件加速驗證                  
 5. 3  靜態(tài)時序分析                  
 5. 4  形式驗證技術                  
 5. 5  DFT技術                  
 5. 5. 1  DFT的基本概念                  
 5. 5. 2  基于ATPG的掃描測試技術                  
 第3篇  基于IP復用的數(shù)字IC設計                  
 第6章  數(shù)字舊設計中IP資源庫的建設                  
 6. 1  IP技術概述                  
 6. 2  IP宏模塊的開發(fā)                  
 6. 3  IP宏模塊的打包提交                  
 6. 4  IP資源庫的建設                  
 6. 4. 1  IP的分類及其管理                  
 6. 4. 2  典型的IP資源庫                  
 6. 4. 3  IP資源的有償使用及知識產(chǎn)權保護                  
 第7章  基于IP復用的數(shù)字IC設計與驗證                  
 7. 1  基于IP復用的數(shù)字IC設計流程                  
 7. 2  IP復用的數(shù)字IC設計中的在片總線                  
 7. 3  基于IP復用的PCI總線接口的設計                  
 7. 3. 1  系統(tǒng)級集成設計方法                  
 7. 3. 2  基于IP核設計的方法                  
 7. 3. 3  應用實例                  
 7. 3. 4  用戶應用設計                  
 7. 3. 5  結(jié)論                  
 7. 4  Avalon總線與SOPC系統(tǒng)架構的應用實例                  
 7. 4. 1  SOPC與NIOS                  
 7. 4. 2  Avalon總線                  
 7. 4. 3  SOPC系統(tǒng)搭建實例                  
 7. 4. 4  結(jié)論                  
 7. 5  基于IP復用的混合信號系統(tǒng)的設計                  
 7. 5. 1  自頂向下的設計流程                  
 7. 5. 2  數(shù)據(jù)庫和復用                  
 7. 5. 3  和模塊相關的映射                  
 7. 5. 4  知識產(chǎn)權                  
 7. 5. 5  工藝表                  
 7. 5. 6  一般的模塊描述                  
 7. 5. 7  行為模型                  
 7. 5. 8  總結(jié)                  
 7. 6  基于IP復用設計的MPEG-2HDTV視頻解碼器                  
 7. 6. 1  已有的知識產(chǎn)權                  
 7. 6. 2  復用技術                  
 7. 6. 3  MPEG-2HDTV視頻解碼器                  
 第8章  基于IP復用的數(shù)字舊設計中的數(shù)據(jù)管理方法                  
 8. 1  概述                  
 8. 2  關于CVS                  
 附錄A  常用EDA工具                  
 A. 1  常用EDA工具一覽表(見表A-1)                  
 A. 2  常用功能仿真與調(diào)試工具舉例                  
 A. 3  常用邏輯綜合工具舉例                  
 A. 4  常用測試技術工具舉例                  
 參考文獻