ADSP SHARC系列DSP應(yīng)用系統(tǒng)設(shè)計

第1章
概論 1.1
數(shù)字信號處理器技術(shù) 1.1.1
DSP的發(fā)展歷程 1.1.2
DSP的特點 1.1.3
DSP結(jié)構(gòu) 1.1.4
高速、高性能信號處理 1.1.5
DSP發(fā)展趨勢 1.2
數(shù)字信號處理器應(yīng)用設(shè)計 1.2.1
DSP應(yīng)用領(lǐng)域 1.2.2
典型DSP系統(tǒng)的構(gòu)成 1.2.3
DSP系統(tǒng)設(shè)計與應(yīng)用設(shè)計問題 第2章
ADSP SHARC系列處理器原理 2.1
ADSP SHARC系列處理器概述 2.1.1
ADSP SHARC系列處理器發(fā)展歷程 2.1.2
ADSP SHARC系列處理器與TMS320處理器性能比較 2.1.3
ADSP SHARC系列處理器功能結(jié)構(gòu)圖 2.2
ADSP SHARC系列處理器核 2.2.1
處理單元構(gòu)成 2.2.2
程序控制器 2.2.3
地址產(chǎn)生器與PM和DM總線 2.2.4
寄存器 2.2.5
中斷邏輯與定時器 2.3
ADSP SHARC系列處理器存儲器 2.3.1
存儲器空間 2.3.2
內(nèi)部存儲器、多處理器存儲器與外部存儲器 2.3.3
存儲器組織與字長 2.3.4
存儲器訪問 2.4
DMA 2.4.1
DMA資源 2.4.2
DMA通道建立與控制寄存器 2.4.3
鏈?zhǔn)紻MA與二維DMA傳輸 2.5
ADSP SHARC系列處理器鏈路口 2.5.1
鏈路口資源 2.5.2
鏈路口控制寄存器 2.5.3
鏈路握手信號 2.6
ADSP SHARC系列處理器串行口 2.6.1
串行口資源 2.6.2
串行口控制寄存器 2.6.3
串行口操作模式 2.7
主機接口 2.7.1
主機對ADSP SHARC系列處理器的控制 2.7.2
主機對處理器的訪問 第3章
ADSP SHARC系列處理器接口設(shè)計 3.1
存儲器接口設(shè)計 3.1.1
EPROM接口設(shè)計 3.1.2
DRAM的接口設(shè)計 3.1.3
ADSP-21065L與SDRAM的接口設(shè)計 3.1.4
FLASH接口設(shè)計 3.1.5
雙口RAM接口設(shè)計 3.2
主機接口與總線接口設(shè)計 3.2.1
主機接口設(shè)計 3.2.2
與計算機總線接口 3.3
高速A/D應(yīng)用系統(tǒng)的接口設(shè)計 3.4
高速D/A接口設(shè)計 3.5
ADSP SHARC系列處理器鏈路口的應(yīng)用 3.5.1
鏈路口的連接方式 3.5.2
DSP間鏈路口的單向通信 3.5.3
利用令牌標(biāo)志的鏈路口進行雙向通信 3.5.4
將鏈路口擴展為并行口 3.5.5
鏈路口的兼容性 3.5.6
關(guān)于鏈路口傳輸出錯的討論 3.6
ADSP SHARC系列處理器串行口的應(yīng)用 3.6.1
串行口與AD1819A的連接 3.6.2
通過串行口實現(xiàn)DSP之間的多通道通信 3.6.3
串行口構(gòu)成定時器 3.6.4
同步串行口實現(xiàn)異步操作 3.6.5
串行口設(shè)計中的常見問題 3.7
ADSP SHARC系列處理器FLAG標(biāo)志的應(yīng)用 3.7.1
FLAG標(biāo)志做中斷請求 3.7.2
FLAG標(biāo)志的應(yīng)用 3.7.3
ADSP-21065L FLAG標(biāo)志 3.7.4
利用FLAG標(biāo)志實現(xiàn)異步通信 3.8
ADSP SHARC系列處理器DMA應(yīng)用 3.8.1
外部口DMA操作模式 3.8.2
短字DMA訪問 3.8.3
DMA實現(xiàn)DSP與FLASH的數(shù)據(jù)傳輸 3.9
中斷 3.9.1
中斷資源及中斷向量表 3.9.2
DSP系統(tǒng)中斷電路設(shè)計 3.9.3
復(fù)位中斷和復(fù)位電路設(shè)計 3.9.4
中斷服務(wù)程序設(shè)計示例 第4章
ADSP SHARC系列處理器應(yīng)用系統(tǒng)設(shè)計 4.1
數(shù)字信號處理系統(tǒng)的實現(xiàn) 4.1.1
DSP芯片選擇考慮 4.1.2
多處理器系統(tǒng)構(gòu)成 4.2
共享總線的緊耦合系統(tǒng) 4.2.1
ADSP-21160緊耦合總線多處理器系統(tǒng)的實現(xiàn)方法 4.2.2
多片ADSP-21065L的多處理器共享總線連接 4.3
鏈路口構(gòu)成松耦合系統(tǒng) 4.4
ADSP SHARC系列處理器應(yīng)用系統(tǒng)的程序加載 4.4.1
JTAG加載 4.4.2
EPROM 對單片DSP的加載 4.4.3
FLASH加載 4.4.4
鏈路口加載 4.4.5
單片EPROM對多片DSP的加載 4.5
系統(tǒng)設(shè)計的有關(guān)問題 4.5.1
ADSP SHARC系列處理器的電源配置 4.5.2
時鐘電路設(shè)計 4.5.3
片間連接的阻抗匹配問題 4.5.4
PCB 設(shè)計問題 4.5.5
干擾與抗干擾的考慮 4.5.6
熱設(shè)計 4.5.7
ADSP SHARC系列處理器不用引腳的處理 4.6
程序設(shè)計優(yōu)化 4.6.1
程序設(shè)計優(yōu)化的目的 4.6.2
軟件優(yōu)化途徑 4.6.3
ADSP SHARC程序優(yōu)化的基礎(chǔ) 4.6.4
程序優(yōu)化舉例 第5章
ADSP SHARC系列處理器開發(fā)工具與軟件設(shè)計 5.1
VisualDSP++概述與程序設(shè)計流程 5.1.1
VisualDSP++概述 5.1.2
VisualDSP++應(yīng)用程序開發(fā)流程 5.2
DSP匯編語言程序設(shè)計 5.2.1
匯編程序內(nèi)容與結(jié)構(gòu) 5.2.2
匯編表達(dá)式、操作符與數(shù)據(jù)格式 5.2.3
匯編關(guān)鍵字與符號 5.2.4
匯編命令與預(yù)處理命令 5.3
DSP高級語言程序設(shè)計 5.3.1
C/C++運行時模式 5.3.2
C/C++實時運行庫 5.4
匯編語言與高級語言的接口 5.4.1
C/C++程序調(diào)用匯編函數(shù) 5.4.2
匯編程序調(diào)用C/C++函數(shù) 5.4.3
C++調(diào)用匯編類成員函數(shù) 5.5
鏈接描述文件LDF 5.6
集成開發(fā)調(diào)試環(huán)境IDDE 5.6.1
程序開發(fā)步驟 5.6.2
Debugger調(diào)試工具 第6章
應(yīng)用系統(tǒng)設(shè)計實例 6.1
DSP與LCD 點陣的設(shè)計 6.1.1
硬件設(shè)計 6.1.2
軟件設(shè)計 6.1.3
程序設(shè)計參考 6.2
ADSP SHARC處理器在雷達(dá)信號處理中的應(yīng)用 6.2.1
原理 6.2.2
信號處理機實現(xiàn) 6.2.3
數(shù)字信號處理算法與流程 6.3
音頻信號處理 6.4
濾波器設(shè)計 附錄
SHARC元器件引腳說明 參考文獻