久章草在线无码视频网站,亚洲高清无码观看

內(nèi)容簡(jiǎn)介

　　內(nèi)容提要本書(shū)是編著者在充分消化硬件描述語(yǔ)言VHDL的基礎(chǔ)上編寫(xiě)的。該教材具有線條明晰、易學(xué)易懂的特點(diǎn)，使學(xué)生在短時(shí)間內(nèi)掌握硬件描述語(yǔ)言VHDL數(shù)字電路設(shè)計(jì)方法。主要內(nèi)容有：自頂向下的EDA設(shè)計(jì)步驟和方法、VHDL語(yǔ)言電路設(shè)計(jì)的特點(diǎn)和優(yōu)點(diǎn)、VHDL語(yǔ)言程序的基本結(jié)構(gòu)、VHDL結(jié)構(gòu)體的描述方式、VHDL中的對(duì)象和數(shù)據(jù)類(lèi)型、VHDL語(yǔ)言的主要描述語(yǔ)句、VHDL的設(shè)計(jì)共享、VHDL基本邏輯電路設(shè)計(jì)、VHDL仿真、VHDL語(yǔ)言的綜合以及FPGA的實(shí)現(xiàn)。本書(shū)適用于高等學(xué)校電子信息類(lèi)專(zhuān)業(yè)，也可供電子工程技術(shù)人員參考。

作者簡(jiǎn)介

暫缺《電子設(shè)計(jì)自動(dòng)化快速入門(mén)教程》作者簡(jiǎn)介

圖書(shū)目錄

第一章電子設(shè)計(jì)自動(dòng)化（EDA）與硬件描述語(yǔ)言（HDL）………………………………………
1.1 Top--down設(shè)計(jì)方法…………………………………………………………………
1.2 Top--down設(shè)計(jì)步驟…………………………………………………………………
1.3 Top--down設(shè)計(jì)方法的特點(diǎn)和優(yōu)勢(shì)…………………………………………………
1.3.1 Top-down設(shè)計(jì)方法的特點(diǎn)……………………………………………………
1.3.2 Top-down設(shè)計(jì)方法的優(yōu)勢(shì)……………………………………………
1.4 硬件描述語(yǔ)言(HDL)的特點(diǎn)…………………………………………………………
1.5 VHDL的特點(diǎn)……………………………………………………………………………
1.6 VHDL的應(yīng)用………………………………………………………………………
1.6.1 FPGA/CPLD與ASIC兩種物理實(shí)現(xiàn)…………………………………………………
1.6.2 知識(shí)產(chǎn)權(quán)核（IP核）…………………………………………………………
習(xí)題………………………………………………………………………………

第二章 VHDL程序的基本結(jié)構(gòu)…………………………………………………………………
2.1 HDL程序組成部分………………………………………………………………………
2.1.1 VHDL程序組成部分…………………………………………………………………
2.1.2 基本設(shè)計(jì)單元的構(gòu)成………………………………………………………
2.2 VHDL程序的基本構(gòu)成格式……………………………………………………
2.2.1 基本構(gòu)成格式………………………………………………………………
2.2.2 實(shí)體的結(jié)構(gòu)…………………………………………………………………
2.2.3 構(gòu)造體的結(jié)構(gòu)……………………………………………………………………
習(xí)題…………………………………………………………………………………

第三章 VHDL 構(gòu)造體的描述方式……………………………………………………………
3.1 VHDL構(gòu)造體描述方式 …………………………………………………………
3.2 構(gòu)造體的三種描述方式…………………………………………………………
3.2.1 構(gòu)造體的行為描述方式…………………………………………………………
3.2.2 構(gòu)造體的RTL描述方式…………………………………………
3.2.3 構(gòu)造體的結(jié)構(gòu)描述方式……………………………………………
習(xí)題………………………………………………………………………………

第四章 VHDL中的語(yǔ)言要素…………………………………………………………………
4.1 標(biāo)識(shí)符和操作符…………………………………………………………………
4.1.1 標(biāo)識(shí)符………………………………………………………………………………
4.1.2 操作符…………………………………………………………………………
4.2 數(shù)據(jù)類(lèi)型……………………………………………………………………
4.2.1 純量類(lèi)型…………………………………………………………………
4.2.2 復(fù)合類(lèi)型……………………………………………………………………
4.2.3 存取類(lèi)型……………………………………………………………………………
4.2.4 文件類(lèi)型………………………………………………………………………
4.3 數(shù)據(jù)對(duì)象…………………………………………………………………………………
4.4 對(duì)象的聲明…………………………………………………………………………
4.4.1 常量聲明…………………………………………………………………
4.4.2 變量聲明………………………………………………………………………
4.4.3 信號(hào)聲明…………………………………………………………………
4.4.4 文件聲明…………………………………………………………………………
習(xí) 題……………………………………………………………………………

第五章 VHDL的主要描述語(yǔ)句………………………………………………………
5.1 概述………………………………………………………………………………
5.2 描述行為的語(yǔ)句………………………………………………………………
5.2.1 對(duì)象的賦值…………………………………………………………………
5.2.2 并行信號(hào)賦值語(yǔ)句………………………………………………………………
5.2.3 進(jìn)程語(yǔ)句………………………………………………………………………
5.2.4 順序賦值語(yǔ)句………………………………………………………………………
5.2.5 順序控制語(yǔ)句………………………………………………………………
1 IF 分支語(yǔ)句…………………………………………………………
2 CASE 分支語(yǔ)句…………………………………………………………………
3 無(wú)條件循環(huán) LOOP……………………………………………………………
4 FOR 循環(huán)……………………………………………………………………
5 WHILE 循環(huán)………………………………………………………………
5.2.6 斷言語(yǔ)句………………………………………………………………………
5.2.7 子程序………………………………………………………………………………
1 函數(shù)……………………………………………………………………………
2 過(guò)程………………………………………………………………………………
5.2.8 塊語(yǔ)句……………………………………………………………………
5.3 描述結(jié)構(gòu)的語(yǔ)句…………………………………………………………………
5.3.1 元件的說(shuō)明………………………………………………………………………
5.3.2 元件的引用……………………………………………………………………
5.3.3 結(jié)構(gòu)描述中的信號(hào)…………………………………………………………
5.3.4 規(guī)則結(jié)構(gòu)…………………………………………………………………………
5.3.5 參數(shù)化設(shè)計(jì)……………………………………………………………………
5.4 描述行為和描述結(jié)構(gòu)語(yǔ)句的混合描述…………………………………………
習(xí)題………………………………………………………………………………………

第六章 VHDL的設(shè)計(jì)共享……………………………………………………………………
6.1 程序包……………………………………………………………………………………
6.2 庫(kù)…………………………………………………………………………………………
6.2.1 預(yù)定義庫(kù) …………………………………………………………………
6.2.2 庫(kù)與庫(kù)單元的可見(jiàn)性……………………………………………………………
6.3 元件配置……………………………………………………………………………
6.3.1 用配置語(yǔ)句描述實(shí)體與構(gòu)造體之間的連接關(guān)系……………
6.3.2 用配置語(yǔ)句描述層與層之間的連接關(guān)系………………………
習(xí)題…………………………………………………………………………………………

第七章基本邏輯電路設(shè)計(jì)……………………………………………………………………
7.1 組合邏輯電路設(shè)計(jì)………………………………………………………………………
7.1.1 門(mén)電路………………………………………………………………………
7.1.2 編、譯碼器與選擇器………………………………………………………………
7.1.3 交通信號(hào)燈問(wèn)題電路………………………………………………………
7.2 時(shí)序電路設(shè)計(jì)………………………………………………………………………
7.2.1 時(shí)鐘信號(hào)和復(fù)位信號(hào)……………………………………………………
7.2.2 鎖存器…………………………………………………………………………
7.2.3 寄存器……………………………………………………………………………
7.2.4 存儲(chǔ)器……………………………………………………………………
習(xí)題…………………………………………………………………………………………

第八章 VHDL仿真……………………………………………………………………
8.1 工具簡(jiǎn)介………………………………………………………………………………
8.2 仿真………………………………………………………………………………………
8.2.1 VHDL代碼的輸入……………………………………………………………
8.2.2 仿真………………………………………………………………………
習(xí)題……………………………………………………………………………………

第九章 VHDL的綜合………………………………………………………………………
9.1 概述………………………………………………………………………………
9.2 VHDL的綜合設(shè)計(jì)過(guò)程………………………………………………………
習(xí)題…………………………………………………………………………………………
主要參考文獻(xiàn)………………………………………………………………………………
附錄A 《VHDL與電子設(shè)計(jì)自動(dòng)化》課程測(cè)試題………………………………………………
附錄B VHDL保留字…………………………………………………………………………
附錄C EDA工具軟件一覽表…………………………………………………………………
附錄D 部分FPGA廠家名錄……………………………………………………………………