影视综合免费无码,成年人黄色网站视频

內(nèi)容簡介

　　《計算機(jī)結(jié)構(gòu)與邏輯設(shè)計》是教育部面向21世紀(jì)“電工電子系列課程教學(xué)內(nèi)容與課程體系的研究與實踐”等教改項目的綜合研究成果，是“面向21世紀(jì)課程教材”?！队嬎銠C(jī)結(jié)構(gòu)與邏輯設(shè)計》將數(shù)字電路基本內(nèi)容與計算機(jī)硬件結(jié)構(gòu)有機(jī)地結(jié)合在一起。0—3章主要介紹數(shù)字和編碼、邏輯函數(shù)、組合邏輯電路與時序邏輯電路的分析和設(shè)計，對那些只對小規(guī)模電路設(shè)計有效的概念和方法做了大幅度的削減，并適當(dāng)引進(jìn)與h刀應(yīng)用和現(xiàn)代邏輯設(shè)計有關(guān)的新概念、新方法，如vhdl、邏輯仿真等，由于未涉及器件內(nèi)部電路，故可在模擬電子線路前開設(shè)；第4—7章為“算術(shù)運算電路”、“存儲器”、“終端、總線與接口（含a/d和d/a轉(zhuǎn)換）、19制單元（含自頂向下的數(shù)字系統(tǒng)設(shè)計）”，介紹各部分的基本工作原理和用數(shù)字電路實現(xiàn)的方法，對計算機(jī)的介紹著眼于指令的執(zhí)行，為微機(jī)原理等課程提供必要的基礎(chǔ)知識，因不涉及具體機(jī)器和程序，較通俗易懂；第8章簡述關(guān)于計算機(jī)的一些新思路，第9章則從較新的角度介紹開關(guān)電路、邏輯門和張弛振蕩器，以適應(yīng)不同教學(xué)體系的需要?！队嬎銠C(jī)結(jié)構(gòu)與邏輯設(shè)計》注重工程概念和思維方法，《計算機(jī)結(jié)構(gòu)與邏輯設(shè)計》插圖500余幅，每章附有“總結(jié)”。書后有習(xí)題460余道，深淺各異，供不同要求的讀者選擇。附錄包括邏輯電路單元圖形符號（國標(biāo)）、vhdl簡明教程和英漢名詞術(shù)語對照。《計算機(jī)結(jié)構(gòu)與邏輯設(shè)計》可作為高等學(xué)校電氣信息、電子信息專業(yè)的“計算機(jī)結(jié)構(gòu)與邏輯設(shè)計”、“數(shù)字電子技術(shù)”等課程的教材，也可供本學(xué)科和其他學(xué)科工程技術(shù)人員參考。

作者簡介

　　黃正瑾，1942年生人，籍貫江蘇揚州。1965年畢業(yè)于南京工學(xué)院無線電工程系。著有《在系統(tǒng)編程技術(shù)及其應(yīng)用》。

圖書目錄

第0章  緒論
§0. 1　計算機(jī)發(fā)展簡史
§0. 2　數(shù)字信號與數(shù)字電路
0. 2. 1　數(shù)字信號
0. 2. 2　數(shù)字電路的優(yōu)點
§0. 3　計算機(jī)的基本結(jié)構(gòu)
§0. 4　計算機(jī)的運行
§0. 5　計算機(jī)與數(shù)字系統(tǒng)
第1章  計算機(jī)中的數(shù)制和碼制
§1. 1　計算機(jī)中的數(shù)制
1. 1. 1　十進(jìn)制
1. 1. 2　R進(jìn)制
1. 1. 3　二進(jìn)制
1. 1. 4　二進(jìn)制的優(yōu)點
1. 1. 5　數(shù)制間的轉(zhuǎn)換
1. 1. 6　八進(jìn)制與十六進(jìn)制
§1. 2　計算機(jī)中數(shù)的表示方法與格式
1. 2. 1　碼的概念(二進(jìn)制碼與循環(huán)碼)
1. 2. 2　實數(shù)在計算機(jī)中的表示
1. 2. 3　定點數(shù)與浮點數(shù)
1. 2. 4　十進(jìn)制數(shù)的表示方法
§1. 3　非數(shù)值數(shù)據(jù)在計算機(jī)中的表示方法
【總結(jié)】
第2章  邏輯函數(shù)與門網(wǎng)絡(luò)
§2. 1　邏輯代數(shù)的基本知識
2. 1. 1　邏輯代數(shù)的基本運算
2. 1. 2　邏輯代數(shù)的基本定律
2. 1. 3　邏輯代數(shù)的基本規(guī)則
2. 1. 4　邏輯代數(shù)的常用公式
2. 1. 5　邏輯運算的完備集
2. 2　邏輯函數(shù)及其撈述方法
2. 2. 1　邏輯表達(dá)式
2. 2. 2　邏輯圖
2. 2. 3　真值表
2. 2. 4　卡諾圖
2. 2. 5　標(biāo)準(zhǔn)表達(dá)式
2. 2. 6　員大項和或-與表達(dá)式
2. 2. 7　非完全定義邏輯函數(shù)的描述
2. 3　門電路的基本知識
2. 3. 1　正邏輯與負(fù)邏輯
2. 3. 2　非門的電路模型
2. 3. 3　其他門電路
2. 3. 4　門電路的主要技術(shù)要求
2. 3. 5　互補(bǔ)輸出電路結(jié)構(gòu)及其使用
2. 3. 6　集成門電路的外部封裝
2. 4　邏輯函數(shù)的簡化
2. 4. 1　邏輯簡化的意義和標(biāo)準(zhǔn)
2. 4. 2　公式法簡化
2. 4. 3　卡諾圖法簡化
2. 4. 4　計算機(jī)輔助邏輯簡化
z. 5　組合邏輯電路
2. 5. 1　組合邏輯電路的定義與特點
2. 5. 2　組合邏輯電路的分析
2. 5. 3　用混合邏輯電路圖的方法描述組合邏輯電路
2. 5. 4　組合邏輯電路的語言描述方法
2. 5. 5　幾種常用的組合邏輯模塊
2. 6　組合邏輯電路的設(shè)計
2. 6. 1　最小化設(shè)計
2. 6. 2　標(biāo)準(zhǔn)化設(shè)計
2. 7　可編程邏輯器件
2. 8　電子設(shè)計自動化與邏輯模擬
2. 8. 1　ASIC概述
2. 8. 2　PLD的開發(fā)過程
2. 8. 3　邏輯仿真
2. 9　門網(wǎng)絡(luò)的競爭與險象
2. 9. 1　產(chǎn)生險象的原因
2. 9. 2　消除險象的方法
2. 10　故障檢測與可測試設(shè)計
2. 10. 1　故障檢測與故障模擬
2. 10. 2　可測試設(shè)計與邊界掃描技術(shù)
【總結(jié)】
第3章  時序邏輯電路
3. 1　觸發(fā)器的原理和應(yīng)用
3. 1. 1　基本觸發(fā)器的原理和應(yīng)用
3. 1. 2　二進(jìn)制信息的存儲與傳送
3. 2　鎖存器與觸發(fā)器
3. 2. 1　鎖存器
3. 2. 2　無競態(tài)觸發(fā)器
3. 2. 3　其他功能的觸發(fā)器
3. 2. 4　集成觸發(fā)器
3. 3　同步時序邏輯電路的分析與描述
3. 3. 1　時序邏輯電路的基本結(jié)構(gòu)與方程描述
3. 3. 2　時序邏輯電路的真值表. 卡諾圖描述
3. 3. 3　同步時序邏輯電路的分析與狀態(tài)圖
3. 3. 4　時序邏輯電路的語言描述
3. 4　常用時序邏輯電路模塊
3. 4. 1　數(shù)據(jù)寄存器
3. 4. 2　移位寄存器
3. 4. 3　計數(shù)器
3. 5　含中規(guī)模集成電路的時序邏輯電路分析
3. 6　時序邏輯電路的設(shè)計
3. 6. 1　狀態(tài)的等價與簡化
3. 6. 2　狀態(tài)編碼的概念與原則
3. 6. 3　時序邏輯電路設(shè)計舉例
3. 6. 4　對時序邏輯電路設(shè)計的討論
3. 7　用中規(guī)模集成邏輯電路設(shè)計時序邏輯電路
3. 8　可編程邏輯器件及其應(yīng)用
3. 8. 1　CPLD簡介
3. 8. 2　用CPLD設(shè)計時序邏輯電路
[總結(jié)]
第4章　算術(shù)邏輯運算電路
4. 1　基本算術(shù)運算電路
4. 1. 1  1位全加器
4. 1. 2　多位全加器
4. 1. 3　算法移位
4. 1. 4　比較運算
4. 2　ALU的組織
4. 2. 1　加法運算與ALU的組織
4. 2. 2　減法運算與求補(bǔ)電路
4. 2. 3　乘法的實現(xiàn)與ALU結(jié)構(gòu)
*4. 2. 4　除法的實現(xiàn)與ALU結(jié)構(gòu)
4. 3　邏輯運算和中規(guī)模集成AIU模塊
4. 3. 1　邏輯運算的基本方式
4. 3. 2　中規(guī)模集成ALU模塊
4. 4　BCD碼算法
4. 4. 1　1位BCD碼運算
4. 4. 2　多位BCD碼加法電路
4. 4. 3　BCD碼乘法
[總結(jié)]
第5章　存儲器
5. 1　主存儲器
5. 1. 1　存儲器的基本結(jié)構(gòu)
5. 1. 2　線性譯碼器
5. 1. 3　基本靜態(tài)存儲單元
5. 1. 4　雙向譯碼方式與相應(yīng)的靜態(tài)RAM基本存儲單元
5. 1. 5　存儲器的容量擴(kuò)展
5. 1. 6　靜態(tài)RAM的概念及其讀／寫過程
5. 1. 7　動態(tài)RAM的基本存儲單元
5. 2　只讀存儲器
5. 2. 1　固定ROM
5. 2. 2　可編程ROM
5. 2. 3　在系統(tǒng)編程技術(shù)--ISP技術(shù)
5. 3　其他存儲器
5. 3. 1　磁表面存儲器
5. 3. 2　光學(xué)存儲器
5. 4　存儲器的層次化體系與管理
5. 4. 1　存儲器的層次化體系
5. 4. 2　超高速緩存與主存之間的數(shù)據(jù)交換
5. 4. 3　存儲器的管理
5. 5　虛擬存儲器的概念
5. 5. 1　虛擬存儲器
5. 5. 2　虛擬存儲器的調(diào)用方式
5. 5. 3　按內(nèi)容訪問存儲器
[總結(jié)]
第6章  終端. 總線與接口
6. 1　外部信息與二進(jìn)制代碼之間的轉(zhuǎn)換
6. 1. 1　部分輸入設(shè)備的轉(zhuǎn)換原理
6. 1. 2　部分輸出設(shè)備的轉(zhuǎn)換原理
6. 2　數(shù)模與模數(shù)轉(zhuǎn)換
6. 2. 1　數(shù)模轉(zhuǎn)換的基本原理
6. 2. 2　常用的D/A轉(zhuǎn)換方案
6. 2. 3  D/A轉(zhuǎn)換的主要技術(shù)指標(biāo)
6. 2. 4　模數(shù)轉(zhuǎn)換的基本原理
6. 2. 5　幾種常見的A/D轉(zhuǎn)換方案
6. 3　終端與存儲器之間的通信
6. 3. 1　總線的提出
6. 3. 2　外設(shè)與總線的連接
6. 3. 3　外部設(shè)備的地址模式
6. 3. 4　總線結(jié)構(gòu)
6. 3. 5　數(shù)據(jù)在總線上的傳送方式
6. 3. 6　標(biāo)準(zhǔn)總線
6. 4　計算機(jī)的接口
6. 4. 1　計算機(jī)與終端的信息交換方式
6. 4. 2　接口電路舉例
6. 5　計算機(jī)數(shù)據(jù)的遠(yuǎn)地傳送
6. 5. 1　數(shù)據(jù)串行傳送方式
6. 5. 2　校驗碼及校驗電路
6. 5. 3　串拼轉(zhuǎn)換電路
[總結(jié)]
第7章　控制單元
7. 1　計算機(jī)中的寄存器及其控制信號
7. 2　指令的執(zhí)行過程
7. 2. 1　加法指令
7. 2. 2　減法指令
7. 2. 3　取操作數(shù)指令
7. 2. 4　存儲指令
7. 3　控制電路的硬件結(jié)構(gòu)
7. 3. 1　控制電路的任務(wù)
7. 3. 2　控制電路的硬件設(shè)計
7. 4　其他類型指令的執(zhí)行過程
7. 4. 1　無操作指令
7. 4. 2　移位指令
7. 5　微程序控制方式
7. 6　全硬件數(shù)字系統(tǒng)控制器的設(shè)計
7. 6. 1　系統(tǒng)算法流程圖的確定
7. 6. 2　邏輯劃分與系統(tǒng)結(jié)構(gòu)的確定
7. 6. 3　各模塊的設(shè)計
7. 6. 4　控制器的設(shè)計
7. 6. 5　采用PLD設(shè)計
[總結(jié)]
第8章　計算機(jī)結(jié)構(gòu)
8. 1　微處理器發(fā)展概況
8. 2　計算機(jī)的指令格式
8. 3　堆棧結(jié)構(gòu)
8. 4　計算機(jī)中的尋址方式
8. 4. 1　直接尋址
8. 4. 2　立即尋址
8. 4. 3　間接尋址
8. 4. 4　相對尋址
8. 4. 5　變址尋址
8. 5　標(biāo)志碼. 條件碼和狀態(tài)寄存器
8. 6　多程序與多指令運行
8. 6. 1　多程序運行
8. 6. 2　多指令運行(流水線方式)
8. 7　精簡指令集計算機(jī)
[總結(jié)]
第9章  數(shù)字集成邏輯電路及其應(yīng)用
9. 1　晶體管開關(guān)電路
9. 1. 1　MOS晶體管的開關(guān)特性
9. 1. 2  單溝道模擬開關(guān)電路
9. 1. 3  CMOS雙向模擬開關(guān)單元
9. 1. 4  CMOS多路模擬開關(guān)(AMUX)
9. 1. 5　雙極型模擬開關(guān)
9. 1. 6　二極管開關(guān)
9. 2　門電路
9. 2. 1　門電路的基本結(jié)構(gòu)
9. 2. 2　門電路的傳輸特性與技術(shù)指標(biāo)
9. 2. 3　幾種常用的門電路工藝與結(jié)構(gòu)
9. 2. 4　動態(tài)門的概念
9. 3　開關(guān)信號的產(chǎn)生
9. 3. 1　張弛振蕩原理
9. 3. 2　雙穩(wěn)態(tài)觸發(fā)器
9. 3. 3　單穩(wěn)態(tài)觸發(fā)器
9. 3. 4　自激多諧振蕩器
9. 3. 5555定時器
9. 3. 6　負(fù)阻器件及其應(yīng)用
[總結(jié)]
習(xí)題
附錄一  國家標(biāo)準(zhǔn)GB4728. 12-85《電氣圖用圖形符號　二進(jìn)制邏輯單元》簡介
附錄二　VHDL簡明教程
英漢名詞術(shù)語對照
參考文獻(xiàn)