數(shù)字電子技術(shù)（第2版）

第2版前言
第1版前言
第一章　數(shù)字電路基礎(chǔ)
　1.1　概述
1.2　計(jì)數(shù)制與編碼
1.2.1　常用計(jì)數(shù)制及其相互轉(zhuǎn)換
1.十進(jìn)位計(jì)數(shù)制
2.二進(jìn)位計(jì)數(shù)制
3.十六位計(jì)數(shù)制
1.2.2　編碼
1.3　邏輯代數(shù)基礎(chǔ)
1.3.1　邏輯代數(shù)的三種基本運(yùn)算
1.與運(yùn)算
2.或運(yùn)算
3.非運(yùn)算
4.幾種常用的邏輯運(yùn)算
1.3.2　邏輯代數(shù)的基本公式和常用公式
1.基本公式
2.常用公式
1.3.3　邏輯代數(shù)的基本規(guī)則
1.代入規(guī)則
2.對(duì)偶規(guī)則
3.對(duì)偶規(guī)則
1.4　邏輯函數(shù)的建立及其表示方法
1.5　邏輯函數(shù)的化簡(jiǎn)
1.5.1　邏輯函數(shù)的最簡(jiǎn)形式
1.5.2　邏輯函數(shù)的公式化簡(jiǎn)法
1.并項(xiàng)法
2.吸收法
3.消去法
4.配項(xiàng)法
1.5.3　用卡諾圖化簡(jiǎn)邏輯函數(shù)
　　　1.邏輯函數(shù)的最小項(xiàng)及其性質(zhì)
2.用卡諾圖表示邏輯函數(shù)
3.用卡諾圖化簡(jiǎn)邏輯函數(shù)
1.6　具有無(wú)關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn)
習(xí)題
第2章　集成邏輯門(mén)電路
2.1　概述
2.2　TTL集成門(mén)電路
2.2.1　基本邏輯門(mén)電路
1.二極管與門(mén)電路
2.二極管或門(mén)電路
3.二極管非門(mén)電路
4.二極管－三極管門(mén)電路
2.2.2　TTL與非門(mén)的電路結(jié)構(gòu)和工作原理
1.電路結(jié)構(gòu)
2.工作原理
3.其它幾個(gè)系列與非門(mén)的主要區(qū)別
2.2.3　TTL與非門(mén)的靜態(tài)特性
1.電壓傳輸特性
2.TTL與非門(mén)的噪聲容限
3.輸入特性和輸出特性
4.門(mén)電路多余輸入端的處理
2.2.4　TTL與非門(mén)的動(dòng)態(tài)特性
1.傳輸延遲時(shí)間
2.電源的動(dòng)態(tài)尖峰電流
2.2.5　集電極開(kāi)路門(mén)和三態(tài)門(mén)
1.集電極開(kāi)路門(mén)
2.三態(tài)輸出門(mén)
2.3　CMOS反相器
2.3.1　電路結(jié)構(gòu)及工作原理
2.3.2　CMOS反相器的傳輸特性
1.CMOS反相器的電壓傳輸特性
2.CMOS反相器的電流傳輸特性
3.CMOS反相器的功耗
2.3.3　CMOS與非門(mén)及或非門(mén)
1.CMOS與非門(mén)
2.CMOS或非門(mén)
2.3.4　CMOS傳輸門(mén)和雙向模擬開(kāi)關(guān)
2.3.5　CMOS漏極開(kāi)路門(mén)及三態(tài)門(mén)
1.CMOS漏極開(kāi)路門(mén)（門(mén)）
2.CMOS三態(tài)門(mén)
習(xí)題
第3章　組合邏輯電路
3.1　概述
3.2　組合邏輯電路的分析
3.2.1　分析組合邏輯電路的一般步驟
3.2.2　幾種常用組合邏輯電路的分析
1.加法器的分析
2.數(shù)據(jù)選擇器的分析
3.多路分配器的分析
3.3　組合邏輯電路的設(shè)計(jì)
3.3.1　概述
3.3.2　組合邏輯電路的設(shè)計(jì)方法
3.4　用小規(guī)模集成電路實(shí)現(xiàn)組合邏輯設(shè)計(jì)
3.4.1　組合邏輯電路設(shè)計(jì)的一般步驟
3.4.2　一般組合邏輯電路的設(shè)計(jì)舉例
3.4.3　編碼器的設(shè)計(jì)
1.概述
2.8線-3編碼器的設(shè)計(jì)
3.二-十進(jìn)制（10線-4線）優(yōu)先編碼器的設(shè)計(jì)
3.4.4　譯碼器設(shè)計(jì)
1.概述
2.二進(jìn)制譯碼器設(shè)計(jì)
3.二-十進(jìn)制譯碼器的設(shè)計(jì)
4.七段顯示譯碼器的設(shè)計(jì)
3.4.5　數(shù)值比較器的設(shè)計(jì)
1.1位比較器的設(shè)計(jì)
2.多位比較器的設(shè)計(jì)
3.4.6　組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)
1.競(jìng)爭(zhēng)、冒險(xiǎn)產(chǎn)生的原因
2.邏輯冒險(xiǎn)的產(chǎn)生及其消除方法
3.功能冒險(xiǎn)的產(chǎn)生及其抑制措施
3.5　用MSI實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)
3.5.1　概述
3.5.2　用數(shù)據(jù)選擇器實(shí)現(xiàn)多種組合邏輯功能
1.用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)
2.用雙4選1數(shù)據(jù)選擇器構(gòu)成1位全加器
3.用數(shù)據(jù)選擇器構(gòu)成等值數(shù)碼比較器
3.5.3　用譯碼器實(shí)現(xiàn)多種組合邏輯功能
1.用譯碼器實(shí)現(xiàn)邏輯函數(shù)
2.用譯碼器組成1位全加器
3.用二進(jìn)制譯碼器做各種BCD碼譯碼器
3.5.4　用全加器實(shí)現(xiàn)多種組合邏輯功能
……
第4章　集成觸發(fā)器
第5章　時(shí)序邏輯電路
第6章　大規(guī)模集成電路
第7章　A/D與D/A轉(zhuǎn)換器
第8章　脈沖波形的產(chǎn)生與整形
習(xí)題
參考文獻(xiàn)