高性能個(gè)人計(jì)算機(jī)硬件結(jié)構(gòu)及接口

第1章  PC微機(jī)結(jié)構(gòu)及系統(tǒng)總線的發(fā)展                  
 1. 1  微機(jī)系統(tǒng)總線的概念和指標(biāo)                  
 1. 1. 1  微機(jī)系統(tǒng)總線的基本概念                  
 1. 1. 2  總線的性能指標(biāo)                  
 1. 2  PC／XT微機(jī)結(jié)構(gòu)及PC總線                  
 1. 3  PC／AT微機(jī)結(jié)構(gòu)及ISA總線                  
 1. 4  EISA總線                  
 1. 5  VESA總線                  
 1. 6  PCI總線及高檔PC微機(jī)的三級總線結(jié)構(gòu)                  
 第2章  PCI局部總線                  
 2. 1  PCI總線信號定義                  
 2. 1. 1  總線信號                  
 2. 1. 2  信號類型                  
 2. 1. 3  信號功能組                  
 2. 2  PCI總線命令類型                  
 2. 3  PCI協(xié)議基礎(chǔ)                  
 2. 3. 1  基本的傳送控制                  
 2. 3. 2  PCI地址空間及尋址                  
 2. 3. 3  總線的驅(qū)動(dòng)和周轉(zhuǎn)                  
 2. 4  主要的總線操作                  
 2. 4. 1  讀事務(wù)                  
 2. 4. 2  寫事務(wù)                  
 2. 4. 3  錯(cuò)誤功能                  
 2. 4. 4  事務(wù)的終止                  
 2. 4. 5  設(shè)備選擇及減譯碼                  
 2. 4. 6  總線的仲裁與停靠                  
 2. 4. 7  快速的背靠背事務(wù)                  
 2. 4. 8  等待時(shí)間                  
 2. 4. 9  獨(dú)占性訪問                  
 2. 4. 10  高速緩存支持                  
 2. 4. 11  特殊周期                  
 2. 4. 12  配置訪問                  
 2. 4. 13  中斷響應(yīng)周期                  
 2. 4. 14  64位總線擴(kuò)展                  
 2. 5  PCI配置空間                  
 2. 5. 1  配置空間的組織結(jié)構(gòu)                  
 2. 5. 2  配置空間的功能                  
 第3章  主橋. 主存儲器及二級Cache                  
 3. 1  主橋及主橋在系統(tǒng)中的位置                  
 3. 1. 1  主橋結(jié)構(gòu)及功能概述                  
 3. 1. 2  主橋的引腳信號                  
 3. 1. 3  主橋中的寄存器及相關(guān)功能                  
 3. 2  L2 Cache及其控制                  
 3. 2. 1  高速緩存的直接映射方法的一般原理                  
 3. 2. 2  L2 Cache的組織                  
 3. 2. 3  L2 Cache的SRAM陣列                  
 3. 2. 4  L2 Cache的讀寫策略和一致性協(xié)議                  
 3. 3  系統(tǒng)主存儲器及其控制                  
 3. 3. 1  DRAM原理簡介                  
 3. 3. 2  主存的組織                  
 3. 3. 3  DRAM的訪問時(shí)序                  
 第4章  PCI-ISA橋及系統(tǒng)I／O接口                  
 4. 1  SIO的組成框圖及內(nèi)部寄存器                  
 4. 1. 1  組成框圖                  
 4. 1. 2  SIO內(nèi)部寄存器                  
 4. 2  SIO的PCI和ISA接口                  
 4. 2. 1  SIO支持的周期類型                  
 4. 2. 2  數(shù)據(jù)緩沖                  
 4. 2. 3  PCI接口的基本操作                  
 4. 2. 4  ISA接口信號描述                  
 4. 2. 5  U總線支持邏輯與U總線接口                  
 4. 3  DMA控制邏輯及ISA總線仲裁                  
 4. 3. 1  82C37  DMA控制器工作原理綜述                  
 4. 3. 2  SIO的DMA邏輯                  
 4. 3. 3  DMA分散／集中傳送                  
 4. 3. 4  ISA總線請求源及ISA總線仲裁器                  
 4. 4  地址譯碼及空間映射                  
 4. 4. 1  PCI地址譯碼器                  
 4. 4. 2  DMA/ISA主設(shè)備地址譯碼器                  
 4. 5  SIO內(nèi)部的PCI仲裁器                  
 4. 5. 1  PCI仲裁器引腳信號描述                  
 4. 5. 2  仲裁方案                  
 4. 5. 3  FLSHREQ#. MEMREQ#和MEMACK#協(xié)議                  
 4. 5. 4  避免反復(fù)Retry                  
 4. 5. 5  總線?？?nbsp;                 
 4. 5. 6  總線鎖定                  
 4. 6  中斷控制器                  
 4. 6. 1  可屏蔽中斷控制器                  
 4. 6. 2  SIO的非屏蔽中斷邏輯                  
 4. 7  SIO的定時(shí)器                  
 4. 7. 1  時(shí)間間隔定時(shí)器                  
 4. 7. 2  BIOS定時(shí)器                  
 4. 8  SIO的電源管理功能                  
 4. 8. 1  三種電源狀態(tài)及相互轉(zhuǎn)換                  
 4. 8. 2  電源管理功能的基礎(chǔ)                  
 4. 8. 3  電源管理機(jī)構(gòu)的寄存器                  
 4. 8. 4  SIO的電源管理措施                  
 第5章  其它I／O接口                  
 5. 1  鍵盤接口                  
 5. 1. 1  鍵盤接口電路                  
 5. 1. 2  鍵盤控制器                  
 5. 2  實(shí)時(shí)時(shí)鐘RTC／CMOS SRAM電路                  
 5. 2. 1  RTC的結(jié)構(gòu)及有關(guān)信號                  
 5. 2. 2  RTC內(nèi)部寄存器及其功能                  
 5. 2. 3  RTC的電源管理                  
 5. 3  串行通信接口                  
 5. 3. 1  異步串行通信的基本概念                  
 5. 3. 2  串行總線標(biāo)準(zhǔn)RS-232C                  
 5. 3. 3  異步串行通信接口                  
 5. 4  并行通信接口                  
 第6章  多處理器系統(tǒng)的中斷結(jié)構(gòu)                  
 6. 1  局部APIC                  
 6. 1. 1  局部APIC的存在判斷                  
 6. 1. 2  局部APIC結(jié)構(gòu)                  
 6. 1. 3  局部APIC的使能及其寄存器基地址的重定位                  
 6. 1. 4  局部向量表                  
 6. 1. 5  定時(shí)器                  
 6. 1. 6  錯(cuò)誤處理                  
 6. 1. 7  中斷命令寄存器                  
 6. 1. 8  中斷目標(biāo)和中斷分配                  
 6. 1. 9  消息仲裁優(yōu)先級                  
 6. 1. 10  中斷的接受                  
 6. 1. 11  局部APIC版本寄存器                  
 6. 1. 12  局部APIC的狀態(tài)                  
 6. 2  I／O  AHC                  
 6. 2. 1  I／O APIC的結(jié)構(gòu)                  
 6. 2. 2  I/O  APIC的寄存器                  
 6. 2. 3  82379AB中兩種中斷控制器的關(guān)系                  
 6. 3  APIC總線及其消息傳送                  
 6. 3. 1  APIC總線                  
 6. 3. 2  APIC總線仲裁                  
 6. 3. 3  APIC總線消息                  
 6. 3. 4  APIC總線狀態(tài)周期                  
 第7章  硬盤機(jī)接口                  
 7. 1. 硬盤機(jī)系統(tǒng)概述                  
 7. 1. 1  硬磁盤存儲器的組成                  
 7. 1. 2  硬盤接口規(guī)范                  
 7. 2  PCI-IDE硬盤控制器                  
 7. 2. 1  PCI646U2的引腳描述                  
 7. 2. 2  PCI646U2的配置寄存器及功能                  
 7. 2. 3  任務(wù)文件寄存器                  
 7. 2. 4  PIO模式及其中斷處理                  
 7. 3  PCI-SCSI  I／O處理器                  
 7. 3. 1  SCSI基本知識                  
 7. 3. 2  SYM53C895的引腳信號                  
 7. 3. 3  SYM53C895的內(nèi)部結(jié)構(gòu)                  
 7. 3. 4  SYM53C895的操作寄存器                  
 7. 3. 5  SYM53C895的主要功能                  
 第8章  USB通用串行總線接口技術(shù)                  
 8. 1  USB及其體系結(jié)構(gòu)概述                  
 8. 1. 1  USB系統(tǒng)描述                  
 8. 1. 2  物理接口                  
 8. 1. 3  電源                  
 8. 1. 4  總線協(xié)議                  
 8. 1. 5  健壯性(Robustness)                  
 8. 1. 6  系統(tǒng)配置                  
 8. 1. 7  數(shù)據(jù)流類型                  
 8. 1. 8  USB設(shè)備                  
 8. 1. 9  U5B主機(jī)                  
 8. 2  USB數(shù)據(jù)流模型                  
 8. 2. 1  總線拓?fù)浣Y(jié)構(gòu)                  
 8. 2. 2  U5B通信流                  
 8. 2. 3  傳輸類型                  
 8. 2. 4  高速高帶寬端點(diǎn)                  
 8. 2. 5  Split(分割)事務(wù)                  
 8. 2. 6  包字段與包格式                  
 8. 2. 7  總線傳輸訪問                  
 8. 3  USB設(shè)備狀態(tài)及其操作                  
 8. 3. 1  USB設(shè)備狀態(tài)                  
 8. 3. 2  USB設(shè)備的通用操作                  
 8. 4  USB主機(jī)的硬件和軟件                  
 8. 4. 1  USB主機(jī)概述                  
 8. 4. 2  主控制器功能                  
 8. 4. 3  軟件機(jī)制概述                  
 8. 5  Hub的結(jié)構(gòu)組織                  
 8. 5. 1  Hub概述                  
 8. 5. 2  下游端口. 上游端口和內(nèi)部端口                  
 8. 5. 3  Hub中繼器                  
 8. 5. 4  掛起和恢復(fù)                  
 8. 5. 5  Hub端口電源控制                  
 8. 5. 6  Hub控制器                  
 8. 5. 7  Hub配置                  
 8. 5. 8  事務(wù)轉(zhuǎn)換器                  
 8. 6  USB通用串行總線接口芯片舉例                  
 8. 6. 1  8x931結(jié)構(gòu)及其特征                  
 8. 6. 2  微控制器核                  
 8. 6. 3  8x931存儲器                  
 8. 6. 4  USB組件                  
 8. 6. 5  片內(nèi)外圍設(shè)備                  
 8. 6. 6  鍵盤控制接口